[发明专利]半导体器件及其制造方法

说明书

背景技术

近来，由于随着半导体器件的高集成化，芯片的单位面积越来越小，特征尺寸逐渐减小，因而在晶片上实现图形的光刻工艺变得越来越重要。

一般说来，通过首先在晶片上涂覆光刻胶，然后将涂覆的光刻胶曝光和显影来执行光刻工艺。在每个单位工艺之后，进一步执行焙烤(bake)工艺，以增加晶片上的光刻胶的硬度。

现有技术的光刻工艺中，使用诸如ArF，Krf和F2受激准分子激光器的光源来使光刻胶层形成图形，这在形成诸如栅极的细微图形时具有一些局限。

此外，由于光学系统的限制和光刻胶聚合物本身的分辨率的限制，现有技术的光刻工艺很难实现几纳米的线宽。

另外，可能很难将现有技术的光刻工艺应用到在多层结构中形成孔或互连线的方法中。

发明内容

实施例提供了一种半导体器件及其制造方法，其可实现几纳米的双层孔或几纳米的互连线沟槽。

实施例提供了一种半导体器件及其制造方法，其可以使用材料的氧化特性来使特征尺寸变窄。在实施例中，孔或沟槽可具有等于或小于可通过实现细微图形的现有技术的光刻工艺获得的关键尺寸的宽度。

在一个实施例中，半导体器件包括：形成于衬底上的第一沟槽，该第一沟槽具有等于或小于预定关键尺寸的一半的宽度；以及形成于衬底上的第二沟槽，该第二沟槽具有等于或小于预定关键尺寸的一半的宽度，其中该第一沟槽和第二沟槽在衬底上形成为不同的深度。

在另一实施例中，用于制造半导体器件的方法包括：在衬底上形成能够氧化的材料层；蚀刻材料层以形成具有关键尺寸的第一沟槽，其中衬底不通过蚀刻的材料层暴露；氧化其中形成有第一沟槽的材料层，从而形成宽度比第一沟槽窄的第二沟槽；将氧化的材料层平坦化以暴露剩余的未氧化的材料层；移除未氧化的材料层以暴露衬底；以及蚀刻暴露的衬底以形成第三沟槽，该第三沟槽的宽度等于或小于该关键尺寸的一半。在一个实施例中，能够氧化的材料可以是多晶硅层。

在另外一个实施例中，用于制造半导体器件的方法包括：在衬底上形成能够氧化的材料层；蚀刻材料层以形成具有关键尺寸的第一沟槽，其中衬底通过蚀刻的材料层暴露；氧化其中形成有第一沟槽的材料层，从而形成宽度比第一沟槽窄的第二沟槽；以及蚀刻通过第二沟槽暴露的衬底，以形成第三沟槽，该第三沟槽的宽度等于或小于该关键尺寸的一半。

下面在说明和附图中将说明一个或多个实施例的细节。从说明和附图，以及权利要求，可以很清楚地了解到其他特征。

附图说明

图1至图9是示出根据实施例的制造半导体器件的方法的横截面图。

图10至图12是示出根据实施例的制造半导体器件的方法的横截面图。

图13和图14是示出根据实施例的制造半导体器件的方法的横截面图。

具体实施方式

下面将参考附图示出根据本发明实施例的半导体器件及其制造方法。

在实施例的说明中，将理解，当层(或膜)被称为位于另一层或衬底“上”时，其可以直接位于另一层或衬底上，或者也可以存在中间层。此外，可以理解，当层被称为位于另一层“下”时，其可以直接位于另一层或衬底下，或者也可以存在一个或多个中间层。另外，还将理解，当层被称为位于两层“之间”时，它可以两层之间唯一层，或者也可以存在一个或多个中间层。

图1至图9是示出根据第一实施例的制造半导体器件的方法的横截面图。

第一实施例涉及制造半导体器件的方法，该半导体器件包括具有极细微图形的栅极绝缘层，该图形的宽度等于或小于使用特定的光学系统能够获得的关键尺寸的一半。

当然，使用本实施例的技术特征可以形成包括具有极细微的宽度的接触孔的金属线。

参考图1，多晶硅层130形成于衬底(或基板)120上。光刻胶层140形成于多晶硅层130上。根据各种实施例，多晶硅层130和光刻胶层140可提供在用以在衬底(或层)120上形成例如半导体组件或下金属线的工艺中。

参考图2，形成于多晶硅层130上的光刻胶层140形成图形至预定的形状，从而形成光刻胶图形145。光刻胶图形可根据特定层的期望图形进行形状变化。光刻胶图形145之间的间隔可以是通过使用现有技术的光学系统能够获得的关键尺寸。

然后，参考图3，使用光刻胶图形145作为蚀刻掩膜来蚀刻多晶硅层130以形成第一沟槽。根据实施例，在蚀刻多晶硅层期间衬底不暴露，以提供光刻胶图形145之间的剩余的多晶硅层130，其可以在后面执行的多晶硅层130的氧化工艺过程中被氧化。