[发明专利]校准电路

权利要求书

1.一种校准电路，用于调整具有上拉电路和下拉电路的输出缓冲器的阻抗，所述校准电路包括：

第一副本缓冲器，具有与所述上拉电路和所述下拉电路之一实质相同的电路配置；以及

第二副本缓冲器，有与所述上拉电路和所述下拉电路中另一个实质相同的电路配置，其中

响应第一校准命令，交替实行第一副本缓冲器校准操作和第二副本缓冲器校准操作。

2.根据权利要求1所述的校准电路，其中，在实行第一副本缓冲器校准操作的校准周期中，第二副本缓冲器的阻抗是固定的，而在实行第二副本缓冲器校准操作的校准周期中，第一副本缓冲器的阻抗是固定的。

3.根据权利要求1所述的校准电路，其中，响应第二校准命令，实行第一副本缓冲器的校准操作，然后实行第二副本缓冲器的校准操作。

4.根据权利要求3所述的校准电路，其中，第一校准命令规定的校准周期小于第二校准命令规定的校准周期。

5.根据权利要求1所述的校准电路，其中，还包括用于调整第一和第二副本缓冲器阻抗的计数器，所述计数器与内部时钟同步地实行操作，所述内部时钟的频率小于外部时钟的频率。

6.根据权利要求1至5任一项所述的校准电路，其中，还包括第三副本缓冲器，它具有与第一副本缓冲器实质相同的电路配置，并被设置为具有与第一副本缓冲器实质相同的阻抗；

根据第一副本缓冲器和外部电阻器之间的电位而实行第一副本缓冲器的校准操作，根据第二副本缓冲器和第三副本缓冲器之间的电位而实行第二副本缓冲器的校准操作。

7.一种校准电路，用于调整具有上拉电路和下拉电路的输出缓冲器的阻抗，所述校准电路包括：

第一副本缓冲器，具有与所述上拉电路和所述下拉电路之一实质相同的电路配置；以及

第二副本缓冲器，具有与所述上拉电路和所述下拉电路中另一个实质相同的电路配置，其中

响应第一校准命令，实行第一副本缓冲器或第二副本缓冲器的校准操作，而且响应第二校准命令，实行第一副本缓冲器和第二副本缓冲器的校准操作。

8.根据权利要求7所述的校准电路，其中，还包括用于确定应当实行校准操作的副本缓冲器的标志，每当发出第一校准命令时，所述标志的内容反转。

9.一种数据处理系统，包含数据处理器和半导体存储器件，所述半导体存储器件包含具有上拉电路和下拉电路的输出缓冲器，以及用于调整所述输出缓冲器阻抗的校准电路，其中，所述校准电路包括：

第一副本缓冲器，具有与所述上拉电路和所述下拉电路之一实质相同的电路配置；以及

第二副本缓冲器，具有与所述上拉电路和所述下拉电路中另一个实质相同的电路配置，其中

响应第一校准命令，交替实行第一副本缓冲器校准操作和第二副本缓冲器校准操作。