[发明专利]时钟乘法器以及具有该时钟乘法器的时钟发生器

权利要求书

1.一种时钟乘法器，包括：

多个可变延迟单元，该所述可变延迟单元的每一个被配置为基于输入时钟信号产生三角波电压，并且被配置为基于该三角波电压产生方波电压。

2.权利要求1的该时钟乘法器，进一步包括：

相位-频率检测器；以及

占空比控制电路，被配置为基于该相位-频率检测器输出的控制信号，修改该输入时钟信号的占空比。

3.权利要求2的该时钟乘法器，进一步包括电压-电流转换器，其被配置为基于该控制电压产生第一和第二电流控制电压，基于由该相位-频率检测器输出的控制信号产生该控制电压。

4.权利要求3的该时钟乘法器，进一步包括边缘组合器，其被配置为基于来自该可变延迟单元的方波电压产生多个倍增时钟。

5.权利要求1的该时钟乘法器，其中每一个该可变延迟单元被配置为修改其各自的方波电压的该占空比。

6.权利要求1的该时钟乘法器，其中每一个该可变延迟单元中的该三角波电压具有对应于第一电流控制电压的上升沿和对应于第二电流控制电压的下降沿。

7.权利要求6的该时钟乘法器，其中每一个该可变延迟单元包括电容，且该可变延迟单元被配置为通过由该第一电流控制电压控制的第一可变电阻器件对该电容充电，和通过由该第二电流控制电压控制的第二可变电阻器件对该电容放电来产生该三角波电压。

8.权利要求6的该时钟乘法器，其中每一个该可变延迟单元进一步包括滞后缓存器，且当该三角波电压大于第一临界值时，该滞后缓存器被配置为产生处于第一逻辑电平的该方波电压，和当该三角波电压小于第二临界值时，被配置为产生处于第二逻辑电平的该方波电压。

9.权利要求8的该时钟乘法器，其中该方波电压对应于一延迟信号，该延迟信号具有与该输入时钟信号的占空比成比例的占空比。

10.权利要求1的该时钟乘法器，其中每一个该可变延迟单元包括：

电容；

第一开关，当该可变延迟单元的输入处于第一逻辑电平时，该第一开关被配置为接通；

上拉电流电路，当该第一开关被导通过时，被配置为通过基于由相位-频率检测器输出的该控制信号控制的该第一可变电阻器件对该电容充电；以及

滞后缓存器，被配置为接收该三角波电压，并且当该三角波电压大于第一临界值时，被配置为产生处于该第一逻辑电平的该方波电压。

11.权利要求10的该时钟乘法器，其中每一个该可变延迟单元进一步包括：

第二开关，当该可变延迟单元的输入处于第二逻辑电平时，该第二开关被配置为接通；以及

下拉电流电路，当该第二开关被接通时，被配置为通过基于由该相位-频率检测器输出的该控制信号控制的该第二可变电阻器件对该电容放电，

其中该滞后缓存器被配置为接收该三角波电压，并且当该三角波电压小于第二临界值时，被配置为产生处于该第二逻辑电平的该方波电压。

12.权利要求1的该时钟乘法器，进一步包括占空比控制电路，该占空比控制电路被配置为基于由相位-频率检测器输出的控制信号修改该输入时钟信号的占空比，

其中，该占空比控制电路被配置为基于由该相位-频率检测器输出的该控制信号，产生内部逻辑信号，和被配置为对该输入时钟信号和该内部逻辑信号进行逻辑“或”操作，从而修改该输入时钟信号的占空比。

13.权利要求12的该时钟乘法器，其中该占空比控制电路包括电容，并且

该占空比控制电路被配置为当该输入时钟信号对应于第一逻辑电平时，基于由该相位-频率检测器输出的该控制信号，通过第三可变电阻器件对该电容充电，和当该输入时钟信号对应于第二逻辑电平时，基于由该相位-频率检测器输出的该控制信号，通过第四可变电阻器件对该电容放电，从而产生该内部逻辑信号，并且被配置为对该内部逻辑信号和该输入时钟信号执行逻辑“或”操作。

14.权利要求1的该时钟乘法器，进一步包括电压-电流转换器，其被配置为转换控制电压来产生第一和第二电流控制电压，基于相位-频率检测器的该控制信号产生该控制电压；其中基于该第一和第二电流控制电压，每一个该可变延迟单元产生三角波电压。