[发明专利]半导体存储器设备无效
| 申请号： | 200710142365.8 | 申请日： | 2007-08-22 |
| 公开（公告）号： | CN101131869A | 公开（公告）日： | 2008-02-27 |
| 发明（设计）人： | 儿玉典昭;日高宪一 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | G11C14/00 | 分类号： | G11C14/00 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 孙志湧;陆锦华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储器 设备 | ||
1.一种半导体存储器设备，其包括：
在n型阱上形成的第一和第二PMOS晶体管；
在p型阱上形成的第一和第二NMOS晶体管；
第一转移MOS晶体管，该第一转移MOS晶体管的源极电连接到第一数据线，而该第一转移MOS晶体管的漏极电连接到第一PMOS晶体管的漏极、第一NMOS晶体管的源极、第二PMOS晶体管的栅极和第二NMOS晶体管的栅极；
第二转移MOS晶体管，该第二转移MOS晶体管的源极电连接到第二数据线，而该第二转移MOS晶体管的漏极电连接到第二PMOS晶体管的漏极、第二NMOS晶体管的源极、第一PMOS晶体管的栅极和第一NMOS晶体管的栅极；
第一字线，其电连接到所述第一转移MOS晶体管的栅极；
第二字线，其电连接到所述第二转移MOS晶体管的栅极；以及
驱动电路，用于控制施加到至少n型阱、第一和第二PMOS晶体管的源极、第一和第二NMOS晶体管的漏极、第一字线、第二字线、第一数据线和第二数据线的电压，
其中，在所述第一PMOS晶体管的写操作期间，所述驱动电路将绝对值不大于结击穿电压的正电压施加到n型阱以及所述第一和第二PMOS晶体管的源极，同时将所述正电压施加到第一字线并将地电压施加到第二字线和第一数据线。
2.根据权利要求1所述的半导体存储器设备，其中，在所述第二PMOS晶体管的写操作期间，所述驱动电路将绝对值不大于结击穿电压的正电压施加到n型阱以及第一和第二PMOS晶体管的源极，同时将所述正电压施加到第二字线并将地电压施加到第一字线和第二数据线。
3.根据权利要求1所述的半导体存储器设备，其中，在读操作期间，所述驱动电路将所述正电压施加到n型阱以及第一和第二PMOS晶体管的源极，同时将地电压施加到第一和第二NMOS晶体管的漏极并将所述正电压施加到第一和第二字线两者。
4.一种半导体存储器设备，包括：
在n型阱上形成的第一和第二PMOS晶体管；
在p型阱上形成的第一和第二NMOS晶体管；
第一转移MOS晶体管，其包含耦接到第一字线的控制栅极、耦接到第一数据线的第一电极、以及第二电极，该第二电极耦接到第一PMOS晶体管和第一NMOS晶体管的连接点以及第二PMOS晶体管和第二NMOS晶体管的栅极；
第二转移MOS晶体管，其包含耦接到第二字线的控制栅、耦接到第二数据线的第一电极、以及耦接到第二PMOS晶体管和第二NMOS晶体管的连接点的第二电极，并且第二电极耦接到第一PMOS晶体管和第一NMOS晶体管的栅极；以及
驱动电路，在第一PMOS晶体管的写操作期间，将绝对值不大于结击穿电压的正电压施加到n型阱以及第一和第二PMOS晶体管的源极，同时将该正电压施加到第一字线并将地电压施加到第二字线和第一数据线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710142365.8/1.html，转载请声明来源钻瓜专利网。
