[发明专利]形成绝缘膜的方法和制造半导体器件的方法

说明书

本发明基于日本专利申请No.2006-225887，其内容引入在此作为参考。

技术领域

本发明涉及形成在半导体器件中使用的绝缘膜的方法，以及制造半导体器件的方法。

背景技术

以氧化钽(被称为Ta₂O₅)为代表的高介电常数膜优选作为用于动态随机存取存储器(被称为DRAM)等中的下一代栅氧膜的材料。此外，可以知道金属绝缘体金属(被称为MIM)去耦电容器被整合在半导体芯片中，作为对随着互补金属氧化物半导体(被称为CMOS)器件的改进出现的各种问题的一种解决方案。这可以有效地消除供给芯片的瞬态电压。在90nm工艺和后续的工艺中，从有效频率和瞬间需求功率的角度看，片上电容的有效性在一直增加。

较高的介电常数使得MIM去耦电容器中使用的电容绝缘膜更有用。作为具有高介电常数的材料，可使用Ta₂O₅、ZrO₂、HfO₂等。典型的制造工艺的示例包括化学汽相沉淀(被称为CVD)工艺、原子层沉淀(被称为ALD)工艺、O₂等离子氧化工艺、干法O₂热氧化工艺等。上面的所有工艺中，干法O₂热氧化工艺的优点在于其技术简单，且器件相对便宜。

例如，在日本未审专利公开No.H08-293494中公开一种已知的形成Ta₂O₅的方法。同一文件公开了，通过反应直流(被称为DC)溅射工艺或CVD工艺形成的TaO_0.8在300到600摄氏度的温度范围经干法O₂氧化形成了Ta₂O₅。

除了日本未审专利公开No.H08-293494之外，日本未审专利公开No.H05-136342可作为与本发明相关的现有技术文件的示例。

发明内容

然而，本发明人已经意识到，在前面所述的形成方法中，由于干法O₂氧化在300到600摄氏度的温度范围执行，某种程度上改进了泄漏性能；但是，存在反应速率较低的问题。这导致氧化钽膜的形成时间增加，从而导致具有该膜的半导体器件的制造时间增加。

在一个实施例中，提供了一种形成在半导体器件中使用的绝缘膜的方法，包括：通过湿法氧化工艺在200到400摄氏度的温度范围执行对氮化钽膜的热氧化，由此形成氧化钽膜作为绝缘膜。

在该方法中，在200到400摄氏度的温度范围对氮化钽膜执行湿法氧化以形成氧化钽膜。这可以有效提高在相对低的温度使用氮化钽膜形成氧化钽膜的反应速率，后面将详细说明。

另外，在另一实施例中，提供了一种制造半导体器件的方法，包括：使用上述形成绝缘膜的方法形成氧化钽膜。

根据本发明，可以实施形成绝缘膜的方法和制造半导体器件的方法，两者都可以短时间获得氧化钽膜。

附图说明

从下面结合附图的某些优选实施例的说明中，可以更清楚地理解本发明的上述和其他目的、优点和特征，其中：

图1是示出根据本发明的一个实施例的制造半导体器件的方法的工艺过程图；

图2是示出根据本发明的一个实施例的制造该半导体器件的方法的工艺过程图；

图3是示出根据本发明的一个实施例的制造半该导体器件的方法的工艺过程图；以及

图4是通过XRD获得的散射光谱图，其是在氮化钽上形成的钽膜上测量的。

具体实施方式

现在将参考示例实施例在这里描述本发明。本领域的技术人员将认识到，使用本发明的教导可以完成许多可替换实施例，并且本发明不限于用于说明目的的示例实施例。

下面将参考附图详细说明根据本发明的形成绝缘膜的方法和制造半导体器件的方法的优选实施例。此外，在附图的说明中，相同的元件用相同的标号表示，它们的说明不会重复。

参考图1至图3说明根据本发明的一个实施例的制造半导体器件的方法。在本实施例中，作为示例，制造了一种包括具有氧化钽膜作为电容绝缘膜的MIM电容器的半导体器件。在形成上述的氧化钽膜中，使用了根据本发明的一个实施例的形成绝缘膜的方法。

首先，使用溅射工艺或CVD工艺等淀积由诸如氮化钽的导电金属氮化物材料构成的下电极11；并且使用溅射工艺或CVD工艺等在其上淀积氮化钽(TaN)膜12。下电极11和氮化钽膜12的厚度分别是例如150nm和20nm(图2)。