[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

电容可以在相对高集成度半导体器件中实现。半导体器件中的电容可以具有下列结构，例如多晶硅-多晶硅结构，多晶硅-硅结构，金属-硅结构，金属-多晶硅结构，金属-金属结构，以及其它类似结构。由于电容中的金属-金属以及金属-绝缘层-金属(MIM)结构具有相对低的串联电阻，因此制造的电容可以具有相对高的存储电容。

发明内容

本发明实施例涉及一种半导体器件及其可最大化产率的相对简便的制造方法。在实施例中，半导体器件可以包含下列的至少其中之一：第一衬底，其包含电容单元；第二衬底，其包含具有晶体管及引线的电路单元；以及连接电极，其电连接该电容单元与该电路单元。

在本发明实施例中，一种半导体器件的制造方法可以包含下列步骤的至少其中之一：形成包含电容单元的第一衬底；形成包含电路单元的第二衬底，其中该电路单元包含晶体管及引线；叠置该第一衬底于该第二衬底之上；以及电连接该电容单元至该电路单元。

附图说明

图1和图2示出根据本发明实施例的具有电容单元的衬底。

图3示出根据本发明实施例的具有电路单元的衬底。

图4示出根据本发明实施例的具有电容的半导体器件。

具体实施方式

本发明实施例涉及一种具有通过叠置第一衬底与第二衬底而形成电容的半导体器件的高效制造方法。第一衬底可以具有电容单元。第二衬底可以具有电路单元。在实施例中，第一衬底和第二衬底可以分开制造。形成于第一衬底上的电容单元通过连接电极可以电连接至形成于第二衬底上的电路单元。电容单元可以是形成有电容的顶部电极和底部电极的区域。在电容单元中，可以以顶部电极/绝缘层/底部电极的方式形成叠置层。

示例性图1示出了根据本发明实施例的具有电容单元的衬底。示例性图2为根据本发明实施例的具有电容单元的衬底的剖面图。第一衬底100可以包含电容单元111和穿透电极(penetration electrode)113。电容单元111可以包含顶部电极111a和底部电极111b。穿透电极113可以连接电容单元111的顶部电极111a与电容单元111的底部电极111b。本领域普通技术人员应该能够根据本发明实施例理解穿透电极的不同位置和/或方向。

在实施例中，通过在半导体衬底110上和/或上方形成底部电极111b可以制造第一衬底100。可以在底部电极111b上和/或上方形成绝缘层115。可以在绝缘层115上和/或上方形成顶部电极111a。在实施例中，可以在半导体衬底110与底部电极111b之间形成至少一层绝缘层。

可以穿过半导体衬底110来形成穿透电极113。穿透电极113可以连接至电容单元111。通过执行图案化工艺、蚀刻工艺、金属成形工艺、和/或化学机械抛光(CMP)工艺可以在半导体衬底110上形成穿透电极113。根据本发明实施例，本领域技术人员可以理解穿透电极113的形成方法及其变化。

根据本发明实施例，顶部电极111a可以包含W、Cu、Al、Ag和Au的至少其中之一。根据本发明实施例，底部电极111b可以包含W、Cu、Al、Ag和Au的至少其中之一。根据本发明实施例，穿透电极113可以包含W、Cu，、Al、Ag和Au的至少其中之一。通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、蒸发工艺、电化学注入(ECP，electrochemicalplanting)工艺、或其它类似工艺的至少其中之一可以沉积电容单元111和/或穿透电极113。在实施例中，电容单元111和穿透电极113的至少其中之一可以包含金属阻挡层。在实施例中，金属阻挡层可以包含TaN、Ta、TiN、Ti、TiSiN、或类似材料的至少其中之一。在实施例中，根据本发明实施例通过CVD工艺、PVD工艺、原子层沉积(ALD)工艺，或其它类似工艺可以形成金属阻挡层。在实施例中，在电容单元111上方可以形成钝化层117。

示例性图3示出了根据本发明实施例的包含电路单元的衬底。在实施例中，第二衬底200包含晶体管层210、第一金属层220、第二金属层230、以及第三金属层240的至少其中之一。根据本发明实施例，本领域普通技术人员可以理解金属层可采用的任何层数和/或晶体管层210的不同配置。