[发明专利]半导体存储器和系统

权利要求书

1.一种半导体存储器，其包括：

实存储单元和伪存储单元；

至少一条实信号线，连接到所述实存储单元；

至少一条伪信号线，置于所述实信号线外侧并且连接到所述伪存储单元；

实驱动器，与定时信号同步地驱动所述实信号线；

伪驱动器，与所述定时信号同步地驱动所述伪信号线；和

操作控制电路，产生被提供给所述实驱动器和所述伪驱动器的公共定时信号。

2.如权利要求1所述的半导体存储器，还包括：

测试模式设置电路，响应于第一外部信号将操作模式从普通操作模式转变为测试模式，其中

在所述测试模式下，所述伪驱动器运行以驱动所述伪信号线。

3.如权利要求2所述的半导体存储器，其中

所述测试模式设置电路响应于第二外部信号输出测试控制信号，并且

在所述测试模式下，所述实驱动器和所述伪驱动器响应于所述测试控制信号，驱动所述实信号线和所述伪信号线。

4.如权利要求3所述的半导体存储器，其中

所述实驱动器和所述伪驱动器响应于所述测试控制信号，驱动所有所述的实信号线和所述的伪信号线。

5.如权利要求3所述的半导体存储器，其中

所述实驱动器和所述伪驱动器响应于所述测试控制信号，在每条其它线上驱动所述实信号线和所述伪信号线。

6.如权利要求3所述的半导体存储器，其中

所述实驱动器和所述伪驱动器响应于所述测试控制信号，仅驱动所述实信号线或所述伪信号线中的一条。

7.如权利要求6所述的半导体存储器，还包括

解码电路，用来对地址解码以选择所述实信号线，其中

所述解码电路具有开关电路，在所述测试模式下当第一地址被提供时，该开关电路选择对应于所述第一地址的所述伪信号线，而不是所述实信号线。

8.如权利要求6所述的半导体存储器，还包括：

数据输入/输出电路，用来在所述普通操作模式下向所述实存储单元输入数据或从所述实存储单元中输出数据；和

数据控制电路，用来在所述测试模式下释放在所述数据输入/输出电路和所述实存储单元之间的连接，并且将所述数据输入/输出电路连接至所述伪存储单元。

9.如权利要求1所述的半导体存储器，其中

所述伪存储单元与所述实存储单元具有相同的形状和特征，并且

所述伪驱动器由与所述实驱动器同样的电路组成。

10.如权利要求1所述的半导体存储器，还包括：

冗余存储单元，其每一个都与所述实存储单元具有相同的形状和特征；

连接至所述冗余存储单元的冗余信号线；

用来存储缺陷地址的第一冗余存储电路；

用来存储缺陷信息的第二冗余存储电路，该缺陷信息用来表征所述冗余信号线或所述冗余存储单元中出故障；和

冗余控制电路，用来使得与存储在所述第一冗余存储电路中的所述缺陷地址相对应的实信号线不能驱动，并且使得所述冗余信号线能够驱动，并且，当所述缺陷信息存储在所述第二冗余电路中时，使得所述伪信号线的而不是冗余信号线能够驱动。

11.如权利要求10所述的半导体存储器，其中

所述第一和第二冗余存储电路具有用来存储所述缺陷地址和所述缺陷信息的熔丝。

12.如权利要求1所述的半导体存储器，其中

所述实信号线和所述伪信号线是实字线和伪字线，并且

所述实驱动器和所述伪驱动器是实字驱动器和伪字驱动器。

13.如权利要求1所述的半导体存储器，其中

所述实信号线和所述伪信号线是实位线和伪位线，并且

所述实驱动器和所述伪驱动器是实灵敏放大器和伪灵敏放大器。