[发明专利]一种用于减少功率消耗的电平偏移电路

说明书

技术领域

本发明相关于一种薄膜晶体管视频处理电路，尤其指一种通过自举电路(bootstrap circuit)减低功率与移位时间的电平偏移电路。

背景技术

液晶显示器的逻辑电路通常包含有一垂直偏移寄存器以及一电平偏移器。垂直偏移寄存器可同时驱动一整行像素。电平偏移器可增加垂直偏移寄存器输出信号的电压范围。举例来说，电平偏移器可能接收一电压范围由0伏特至10伏特的输入信号，然后，增加此信号的电压范围，使输出信号的电压范围落在-5伏特至10伏特之间。请参考图1，图1为公知电平偏移器10的示意图。电平偏移器10包含有一第一晶体管M1，以及一第二晶体管M2。第二晶体管M2为一接成二极管形式的晶体管(diode-connectedtransistor)。在本实施例中，第一晶体管M1以及第二晶体管M2皆为P型金属氧化物半导体(PMOS)晶体管。电平偏移器10的输入端位于第一晶体管M1的栅极，且电平偏移器10由一10伏特的偏压源所驱动，其中该偏压源具有一上限偏压VDD(10伏特)以及一下限偏压VEE(-5伏特)。当输入电压为0伏特时，第一晶体管M1处于导通状态，因此输出电压驱近于10伏特。当输入电压为10伏特时，第一晶体管M1处于关断状态，因此流经第二晶体管M2的电流开始驱使输出电压下降。为了维持流经第二晶体管M2的电流，介于源极与栅极之间的电压Vsg必须大于第二晶体管M2的阈值电压Vth。因为第二晶体管M2的栅极耦接于下限偏压VEE，所以输出电压的最小值为VEE+Vth。由此可知，本实施例有三大缺点。第一，输出电压不可能完全降至下限偏压VEE。换句话说，输出电压范围在上限偏压VDD与最小输出电压VEE+Vt h之间。第二，因为最小输出电压决定于第二晶体管M2的阈值电压Vth，所以制造工艺上的误差将会造成大小不一致的最小输出电压。第三，由于第二晶体管M2为一接成二极管形式的晶体管，因此第二晶体管M2永远处于导通的状态，并造成功率的浪费。

发明内容

本发明提供一种电平偏移电路，包含有一缓冲电路以及一自举电路。该缓冲电路包含有一第一晶体管，其具有控制端耦接于该电平偏移电路的输出端；一第二晶体管，包含有一第一端，耦接于该第一晶体管的第一端；以及一缓冲开关，其第一端耦接于该第二晶体管的第一端和第二端，以及耦接于该第二晶体管的控制端。该自举电路包含有：一二极管，包含有一第一端，耦接于该位该准偏移电路的输出端；一自举开关，包含有一第一端，耦接于该第二晶体管的控制端；一电容，耦接于该第二晶体管的第一端与该自举开关的第二端之间，以及耦接于该二极管电路的第二端。

附图说明

图1为公知电平偏移电路的晶体管组成示意图。

图2为本发明提供的电平偏移电路的示意图。

图3为图2的电平偏移电路的晶体管组成示意图。

图4为应用图2与图3所示的电平偏移电路的一电子装置的示意图。

主要元件符号说明

20     电平偏移电路

21     缓冲电路

22     自举电路

400    液晶显示系统

401    垂直偏移寄存器

402    逻辑门

403    缓冲器

404    显示面板

VDD    上限偏压

VEE    下限偏压

Vin    输入电压

Vout   输出电压

M1     第一晶体管

M2     第二晶体管

MD     晶体管

MS1    缓冲开关晶体管

MS2    自举开关晶体管

S1     缓冲开关

S2     自举开关

D      二极管电路

C      自举电容

具体实施方式