[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，其中，

具备：存储单元阵列，将连接于字线和位线上的存储单元配置成矩阵状；伪存储单元，在行方向、列方向被配置成与上述存储单元阵列的外周相接，其结构与上述存储单元相同；字线选择电路，与行地址信号连接，以便根据地址输入来选择所希望的字线；以及伪字线电位固定电路，连接于上述伪存储单元的字线上，

与上述字线选择电路同样地构成上述伪字线电位固定电路，上述伪字线电位固定电路的输入与行地址信号连接，以使上述伪存储单元的字线始终成为非选择。

2.如权利要求1所述的半导体存储器件，其中，上述行地址信号由仅仅单一的行地址选择信号成为选择状态的多个行地址信号组构成，上述字线选择电路和伪字线电位固定电路有多个输入，将上述伪字线电位固定电路的输入连接于同一上述行地址信号组的行地址选择信号上，而且将上述输入之中至少一个输入连接于与其它输入不同的上述行地址选择信号上。

3.如权利要求1所述的半导体存储器件，其中，上述行地址信号由仅仅单一的行地址选择信号成为选择状态的多个行地址信号组构成，上述字线选择电路和伪字线电位固定电路有多个输入，将上述伪字线电位固定电路的输入分别连接于不同的上述行地址信号组的行地址选择信号上，而且连接于上述伪字线电位固定电路的输入上的上述行地址选择信号之中的至少一个被连接成成为非选择。

4.如权利要求1所述的半导体存储器件，其中，连接于上述伪字线电位固定电路的输入上的上述行地址信号为低位地址。

5.如权利要求2所述的半导体存储器件，其中，连接于上述伪字线电位固定电路的输入上的上述行地址信号为低位地址。

6.如权利要求3所述的半导体存储器件，其中，连接于上述伪字线电位固定电路的输入上的上述行地址信号为低位地址。

7.一种半导体存储器件，其中，

具备：存储单元阵列，将连接于字线和位线上的存储单元配置成矩阵状；伪存储单元，在行方向、列方向被配置成与上述存储单元阵列的外周相接，其结构与上述存储单元相同；字线选择电路，与行地址信号连接，以便根据地址输入来选择所希望的字线；以及伪字线电位固定电路，连接于上述伪存储单元的字线上，

与上述字线选择电路同样地构成上述伪字线电位固定电路，

还具备：非选择电位发生电路，以输入到半导体存储器件的信号为输入，始终输出与上述行地址信号的非选择状态同样的电位，

上述伪字线电位固定电路的输入的至少一个连接于上述非选择电位发生电路的输出上。

8.如权利要求7所述的半导体存储器件，其中，上述非选择电位发生电路的输入被输入了输入到半导体存储器件的信号之中的单一的信号。

9.如权利要求7所述的半导体存储器件，其中，当上述非选择电位发生电路的输入是地址时，上述地址为低位地址。

10.如权利要求8所述的半导体存储器件，其中，当上述非选择电位发生电路的输入是地址时，上述地址为低位地址。

11.如权利要求7所述的半导体存储器件，其中，对上述非选择电位发生电路输入多个信号。

12.如权利要求11所述的半导体存储器件，其中，输入到上述非选择电位发生电路的多个信号的转换定时不同。

13.如权利要求12所述的半导体存储器件，其中，上述多个信号由二个信号构成。

14.如权利要求11所述的半导体存储器件，其中，当上述非选择电位发生电路的输入的至少一个是地址时，上述地址为低位地址。

15.如权利要求12所述的半导体存储器件，其中，当上述非选择电位发生电路的输入的至少一个是地址时，上述地址为低位地址。

16.如权利要求13所述的半导体存储器件，其中，当上述非选择电位发生电路的输入的至少一个是地址时，上述地址为低位地址。