[发明专利]等待时间计数器

权利要求书

1.一种与内部时钟脉冲同步地计数内部指令的等待时间的等待时间计数器，所述等待时间计数器包括：

设有多个并联的闩锁电路的点移位型FIFO电路，各闩锁电路包含一个输入门和一个输出门，所述内部指令共同提供给所述输入门；以及

选择任一所述输入门并选择任一所述输出门的选择器，

所述选择器包含改变选择所述输入门和输出门之选择操作的计数器，

所述计数器与所述内部时钟脉冲同步地输出二进制格式计数值。

2.如权利要求1所述的等待时间计数器，其中，所述计数器包含匹配构成计数值的多个位的改变定时的调整电路。

3.如权利要求2所述的等待时间计数器，其中，所述计数器是行波计数器，所述调整电路是延迟电路。

4.如权利要求1至3中任一项所述的等待时间计数器，其中，所述选择器还包含解码二进制格式计数值的解码器，根据所述解码器的输出值指定待选的所述输入门和所述输出门中的一个。

5.如权利要求4所述的等待时间计数器，其中，

所述选择器还包括同步电路，该电路与通过延迟所述内部时钟脉冲而得到的第一延迟时钟脉冲同步地向所述点移位型FIFO电路提供所述解码器的输出；

所述第一延迟时钟脉冲偏离于所述内部时钟脉冲的延迟量，相当于所述计数器的延迟时间与所述解码器的延迟时间之和。

6.如权利要求4所述的等待时间计数器，其中，所述选择器还包含移位电路，该电路根据所述输入门和所述输出门之间的预定关系指定待选的输入门和输出门中的另一个。

7.如权利要求6所述的等待时间计数器，其中，所述移位电路可根据设定信号改变所述输入门与所述输出门之间的预定关系。

8.如权利要求1至3中任一项所述的等待时间计数器，还包括定时校正电路，该电路共同连接到所述输出门并与所述内部时钟脉冲同步地取得所述点移位型FIFO电路的输出。

9.如权利要求8所述的等待时间计数器，其中，所述定时校正电路包含多个串联的闩锁电路，并且在所述定时校正电路包含的所述多个闩锁电路中，至少第一级闩锁电路与通过延迟所述内部时钟脉冲而获得的第二延迟时钟脉冲同步地动作，且至少最后一级闩锁电路与所述内部时钟脉冲同步地动作。

10.一种与内部时钟脉冲同步地计数内部指令的等待时间的等待时间计数器，所述等待时间计数器包含：

n个闩锁电路(其中n表示等于或大于2的整数)；以及

允许所述内部指令输入到第j(其中j表示从0到n-1的整数)个闩锁电路并允许所述内部指令输出到第k(其中k表示从0到n-1的整数)个闩锁电路的选择器，

所述选择器包括与内部时钟脉冲同步地递增或递减值j和k中的一个值的二进制型计数器，以及根据所述一个值产生j和k中另一值、同时保持值j-k或k-j为定值的移位电路。

11.数据处理系统，包括数据处理器和含有等待时间计数器的半导体存储器件，所述等待时间计数器与内部时钟脉冲同步地计数内部指令的等待时间，其中所述等待时间计数器包含：

具有多个并联的闩锁电路的点移位型FIFO电路，各闩锁电路有一个输入门和一个输出门，所述内部指令共同提供给所述输入门；以及

选择任一所述输入门并选择任一所述输出门的选择器，

所述选择器包含改变选择所述输入门和输出门之选择操作的计数器，

所述计数器与所述内部时钟脉冲同步地输出二进制格式计数值。