[发明专利]存取N端口存储器M个存储器地址的方法及N端口存储器

说明书

技术领域

本发明涉及一种N端口存储器电路，特别涉及一种可允许M个存储器地址被同时存取的N端口存储器电路，以及可同时存取N端口存储器的M个存储器地址的方法。

背景技术

两种基本的随机存取存储器(Random Acces Memory，RAM)电路普遍使用于半导体产业。静态随机存取存储器(Static Random Access Memory，SRAM)通过反馈电路(feedback circuit)来存储数据。动态随机存取存储器(Dynamic Random Access Memory，DRAM)以电容存储静电电荷的方式来存储数据。存储器电路可为单端口(single-port)电路或多端口(multi-port)电路。单端口电路可允许存取单一存储器位置(也就是说，单一存储器地址的一个单元(cell)或是一群单元共享同一地址)。多端口电路可允许两个或多个存储器位置被同时存取。具体而言，“端口”是一组相关的地址线(addressline)、数据线(data line)以及控制信号，其一起运作以在特定时间能执行一个存取存储器动作。因此，仅有一个端口的单端口存储器仅能在一个时钟周期(clock cycle)内进行一个存取动作，也就是一个读取操作或是一个写入操作。然而，有两个端口的双端口存储器能在一个时钟周期内同时进行两个存取动作，也就是两个读取操作、两个写入操作或是一读一写操作。能同时进行大量存取动作的高阶多端口存储器(如：三端口、四端口等)也已逐渐发展出来。

然而，与具有较少的端口的SRAM电路相比，传统的多端口SRAM电路的主要缺点在于其占据相当大的面积。举例来说，把标准DRAM占据1个面积单位当作参考单位，一个单端口SRAM通常占据4个面积单位，一个双端口SRAM通常占据16个面积单位。也就是说，在相同位数目下，单端口SRAM的尺寸只有双端口SRAM的四分之一。

发明内容

有鉴于此，需要提供一种可以减少占据面积的存储器电路以及方法。

本发明提供一种N端口存储器电路，可允许M个存储器地址被同时存取，N以及M皆为自然数，且M大于N，M个存储器地址以第一频率输入，N端口存储器电路包含向上取样逻辑单元，以第一频率接收输入信号并且以第二频率产生输出信号，以便将M个并联的存储器地址转换为N组串联的存储器地址；N端口存储器，以第二频率运作，用以依序接收N组存储器地址，并且输出N组输出数据；以及向下取样逻辑单元，用以依序从N端口存储器接收N组输出数据，并且以第一频率平行输出M个输出数据。

本发明还提供一种可同时存取一N端口存储器的M个存储器地址的方法，N以及M皆为自然数，且M大于N，组M个存储器地址以第一频率输入，该方法包含下列步骤将以第一频率传送的M个存储器地址汇聚为以第二频率传送的N组存储器地址，其中，在每一组存储器地址内的存储器地址串联排列，且第二频率高于第一频率；针对每一组存储器地址，分别于读取操作或写入操作时，根据组存储器地址，通过依序存取N端口存储器产生一组输出数据或存储一组输入数据，其中，N端口存储器以第二频率运作；以及在读取操作时，依序接收以第二频率传送的N组输出数据，并且将N组输出数据转换为以第一频率传送的M个平行的输出数据。

本发明还提供一种N端口存储器电路，可允许M个存储器地址同时被存取，N以及M皆为自然数，且M大于N，M个存储器地址以第一频率输入，N端口存储器电路包含向上取样逻辑单元，以第一频率接收输入信号并且以第二频率产生输出信号，向上取样逻辑单元用以将M个存储器地址转换为N组存储器地址，将M个输入数据转换为N组输入数据，并且将M个写入使能信号转换为N组写入使能信号，每一组存储器地址、输入数据以及写入使能信号分别串联排列；以及N端口存储器，以第二频率运作，N端口存储器的每一端口可被N组写入使能信号的其中之一使能，进而根据N组存储器地址的其中之一依序存储N组输入数据的其中之一。

综上所述，N端口存储器电路可允许超过其端口数的存储器地址数目被同时存取。以此，利用一相当小的芯片面积即可达成高速的数据存取速率。

附图说明

图1为根据本发明具体实施例的存储器电路的功能方块图。

图2为图1所示的存储器电路的功能方块图。

图3A为图2所示的存储器电路的读取操作时序图。

图3B为图2所示的存储器电路的写入操作时序图。

图4为本发明另一实施例的存储器电路的功能方块图。

图5A为用以从N端口存储器读取数据的信号处理方法的流程图。

图5B为用以将数据写入N端口存储器的信号处理方法的流程图。

具体实施方式