[发明专利]同步半导体存储器件

权利要求书

1.一种同步半导体存储器件，包括：

输出控制信号发生器，其响应于通过将内部时钟信号除以n(n为等于或大于2的偶数)所获得的延迟内部时钟信号、通过延迟该内部时钟信号获得的第一采样时钟信号和第二采样时钟信号、通过将该内部时钟信号除以n获得的第一输出控制时钟信号、以及列地址选通(CAS)等待时间信号，而生成与通过延迟读取信息信号所获得的信号对应的输出控制信号；以及

数据输出缓冲器，其通过响应于所述输出控制信号以及所述第一输出控制时钟信号而缓冲内部数据，来输出数据。

2.根据权利要求1的同步半导体存储器件，还包括：

第一控制时钟信号发生器，其生成该延迟内部时钟信号，其中所述第一控制时钟信号发生器包括：

第一除法器，将该内部时钟信号除以n；以及

延迟单元，通过延迟除以n的内部时钟信号，而生成与所述读取信息信号同步的延迟内部时钟信号。

3.根据权利要求2的同步半导体存储器件，还包括：

第二控制时钟信号发生器，其生成所述第一采样时钟信号和第二采样时钟信号，其中该第二控制时钟信号发生器包括：

延迟锁定环电路，其生成该第一输出控制时钟信号；

复制数据输出缓冲器，其通过将该第一输出控制时钟信号延迟与数据输出缓冲器输出数据所花费的时间对应的时间段，而生成第二输出控制时钟信号；

复制时钟缓冲器，其通过将该第二输出控制时钟信号延迟与在生成内部时钟信号的时钟缓冲器中的延迟时间对应的时间段，而生成第三输出控制时钟信号；

第二除法器，其通过将该第三输出控制时钟信号除以n而生成第四输出控制时钟信号，并将该第四输出控制时钟信号提供给延迟锁定环电路；

采样信号发生器，其通过延迟该内部时钟信号而生成预采样时钟信号；以及

复制延迟单元，其将预采样时钟信号延迟与在延迟单元中的延迟时间对应的时间段，并分别响应于已延迟的预采样时钟信号的上升沿和下降沿而生成第一采样时钟信号和第二采样时钟信号。

4.根据权利要求3的同步半导体存储器件，其中该输出控制信号发生器包括：

第一输入单元，通过响应于该延迟内部时钟信号的上升沿而采样所述读取信息信号，来生成第一读取信息信号；

第二输入单元，通过响应于该延迟内部时钟信号的下降沿而采样所述读取信息信号，来生成第二读取信息信号；

第一采样单元，响应于所述第一采样时钟信号和CAS等待时间信号，而采样第一读取信息信号；

第二采样单元，响应于所述第二采样时钟信号和CAS等待时间信号，而采样第二读取信息信号；

逻辑单元，对第一采样单元和第二采样单元的输出信号执行或运算；以及

输出单元，响应于所述第一输出控制时钟信号，而输出逻辑单元的输出信号作为输出控制信号。

5.根据权利要求3的同步半导体存储器件，其中该输出控制信号发生器包括：

第一输入单元，通过响应于该延迟内部时钟信号的上升沿而采样所述读取信息信号，来生成第一读取信息信号；

第二输入单元，通过响应于该延迟内部时钟信号的下降沿而采样所述读取信息信号，来生成第二读取信息信号；

第一采样单元，响应于该第一采样时钟信号，而采样该第一读取信息信号；

第二采样单元，响应于该第二采样时钟信号，而采样该第二读取信息信号；

逻辑单元，对所述第一采样单元和第二采样单元的输出信号执行或运算；以及

输出单元，响应于所述第一输出控制时钟信号和CAS等待时间信号，而输出逻辑单元的输出信号作为该输出控制信号。