[发明专利]实现高速操作的小尺寸顺序比较型模拟到数字转换器

权利要求书

1.一种模拟到数字转换器，包括：

产生模拟信号的数字到模拟转换器；

将输入模拟信号与彼此不同的第一、第二和第三模拟信号进行比较的第一、第二和第三比较器；以及

顺序比较寄存器和控制逻辑电路，其控制从所述第一到第三比较器馈送到所述数字到模拟转换器的数字信号，并且作为通过对所述输入模拟信号进行模拟到数字转换而获得的数值来输出所述数字信号。

2.如权利要求1所述的模拟到数字转换器，其中，所述数字到模拟转换器形成所述第一到第三模拟信号。

3.如权利要求2所述的模拟到数字转换器，其中，所述第一模拟信号比所述第二模拟信号大一预定电平，并且所述第三模拟信号比所述第二模拟信号小所述预定电平。

4.如权利要求3所述的模拟到数字转换器，其中，所述预定电平是提供给所述数字到模拟转换器的数字信号的位权重的一半的电压电平。

5.如权利要求1所述的模拟到数字转换器，其中，所述数字到模拟转换器形成所述第二模拟信号和差分模拟信号，该差分模拟信号的电压电平是在形成所述第二模信号时提供给所述数字到模拟转换器的数字信号的位权重的一半。

6.如权利要求5所述的模拟到数字转换器，其中：

所述第一比较器将通过把所述差分模拟信号添加给所述第二模拟信号而获得的信号与所述输入模拟信号相比较；

所述第二比较器将所述第二模拟信号与所述输入模拟信号相比较；以及

所述第三比较器将通过从所述第二模拟信号中减去所述差分模拟信号而获得的信号与所述输入模拟信号相比较。

7.如权利要求1所述的模拟到数字转换器，其中，所述顺序比较寄存器和控制逻辑电路还包括用于处理所述第一到第三比较器的输出信号以把它们转换成2位信号的比较器输出信号处理电路。

8.如权利要求1所述的模拟到数字转换器，其中，所述顺序比较寄存器和控制逻辑电路还包括：

对时钟信号计数并输出计数信号的环形计数器；以及

顺序比较型AD转换逻辑电路，其接收来自所述第一到第三比较器的输出信号以及来自所述环形计数器的输出信号，并且形成馈送给所述数字到模拟转换器的数字信号。

9.如权利要求8所述的模拟到数字转换器，其中，所述顺序比较型AD转换逻辑电路包括：

顺序地比较前两位的AD转换逻辑电路，其指定了前两位的数字信号；

顺序地比较中间位的AD转换逻辑电路，其指定了第三位和位于最低有效位之前的后续位的中间位的数字信号；以及

顺序地比较最低有效位的AD转换逻辑电路，其指定了最低有效位的数字信号。

10.如权利要求9所述的模拟到数字转换器，其中，所述顺序比较型寄存器和控制逻辑电路还包括校正电路，其通过使用由所述AD转换逻辑电路顺序比较所述前两位而形成的前两位的数字信号、通过使用由所述AD转换逻辑电路顺序比较所述中间位而形成的中间位的数字信号以及通过使用用于校正的数字信号，来校正所述数字信号。