[发明专利]一种改进的CPL掩模及产生CPL掩模的方法和程序产品

说明书

本申请要求2006年7月6日提交的美国专利申请NO.60/818,544的优先权，在此将其全文引入作为参考。

技术领域

本发明一般涉及用于在无铬相位光刻技术(CPL)中掩模图案的产生，更具体地涉及一种在降低成像临界特征所用的掩模的制造工艺的复杂性的同时，改进临界特征成像的方法和技术。

背景技术

例如，光刻设备可以用来制造集成电路(ICs)。在这种情况下，掩模可以包含与IC的单个层相对应的电路图案，并且该图案可被成像在已经涂敷有辐射敏感材料(抗蚀剂)层的衬底(硅晶片)的目标位置(例如，包括一个或更多芯片)。通常，单个晶片将包含经由投影系统一次一个地连续照射的相邻目标部分的整个网络。在一种光刻投影设备中，通过一次将整个掩模图案曝光到目标部分来照射每个目标部分，这样的设备一般被称作晶片步进机。在可选的设备中，一般称为步进扫描设备，它通过沿给定的参考方向(“扫描”方向)在投影光束下逐步扫描掩模图案同时平行或反平行于该方向同步扫描衬底台，来照射每个目标部分。通常，由于投影系统具有放大因子M(一般＜1)，扫描衬底台的速度V是扫描掩模台速度的M倍。例如，关于这里描述的光刻设备的更多信息可从在此引用作为参考的文献US 6,046,792获得。

在使用光刻投影设备的制造工艺中，将掩模图案成像到至少部分被辐射敏感材料(抗蚀剂)层覆盖的衬底上。在此成像步骤之前，衬底可进行各种处理，比如清洁修整(priming)、涂覆抗蚀剂和软烘烤。曝光后，可对衬底进行其它处理，比如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检查。将这一系列处理用作对器件单个`层(例如IC)进行构图的基础。然后对这种已构图的层进行各种工艺，比如刻蚀、离子注入(掺杂)、金属化、氧化、化学机械抛光等，这些步骤的目的均是最终形成单个层。如果需要多层，那么对每个新层就必须重复上述整个过程或其变形形式。最后，在衬底(晶片)上出现器件的阵列。然后，通过诸如划片或切割技术将这些器件彼此分离，由此，可将各个独立器件安装在载体上、连接到引脚上等。

为了简单起见，此后将投影系统称为“透镜”；然而，该术语可广泛解释为包括各种类型投影系统，例如包括折射光学系统、反射光学系统和反射折射系统。辐射系统也包括依照这些设计类型中的任何一种进行操作的部件，用于导引、整形或控制辐射投影束，下面这些部件也全部或单独称为“透镜”。此外，光刻装置也可是具有两个或多个衬底台(和/或两个或多个掩模台)的类型。在这种“多台”装置中，可以并行使用附加的平台，也可以在一个或更多平台上执行预备步骤，同时将一个或更多其他平台用于曝光。例如文献US5,969,441中就记载了双平台光刻设备，在此引用以作参考。

上述光刻掩模包括与即将集成到硅晶片上的电路部件相对应的几何图案。利用CAD(计算机辅助设计)程序产生用于创建这种掩模的图案，这个工艺通常称为EDA(电子设计自动化)。大部分CAD程序均遵循一系列预先确定的设计规则以便创建功能掩模。这些规则根据工艺和设计上的限制进行设定。例如，设计规则限定了电路器件(例如栅极、电容器等)或互联线之间的间隔容限，以便确保电路器件或导线不会以不希望的方式相互影响。这些设计规则局限一般称为“临界尺寸”(CD)。可以将电路的临界尺寸定义为线或孔的最小宽度或者是两条线或两个孔之间的最小间隔。因此，CD确定所设计电路的总体尺寸和密度。

当然，集成电路制造的目标之一是(经由掩模)在晶片上如实地再现原始电路设计。目前光刻界关注的可进一步改善光刻设备的分辨/印制能力的一种技术称为无铬相位光刻“CPL”。如所知的，当应用CPL技术时，所得的掩模图案典型地包括不需使用铬(也就是，通过相移技术印制特征)的结构(与待印制在晶片上的特征相对应)和使用铬的结构。在USP公开号为2004-0115539(`539参考文本)的文献中公开了这种CPL掩模，其全部内容在此合并引用。

如‘539参考文本中所述，当临界尺寸是指两个相位边缘的部分相互影响时，这些特征可被归类为2区特征。然而通过部分相位边缘相互影响形成的空间图像在质量上较差，因此无法使用。`539参考文献公开了通过使用铬补片(即条纹图案)调整透射百分比，可以获得这些特征的高保真空间图像。结果，对于利用条纹CPL技术成像2区特征来说，所得到的空间图像在该组图线的外围附近本质上更加对称。由于更实用的OPC处理技术是可行的，所以这是使用条纹CPL技术的主要益处之一。