[发明专利]制造含有凹陷栅极的半导体器件的方法

说明书

相关申请的交叉引用

本申请基于并要求享有于2006年11月15日在韩国知识产权局提交的韩国专利申请10-2006-0112645的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及关于一种制造半导体器件的方法，更具体而言，涉及一种制造包含凹陷栅极的半导体器件的方法。

背景技术

由于半导体器件变得高度集成，单元晶体管沟道长度下降并衬底的离子注入掺杂浓度增加，导致由增大的电场引发的结区泄漏的增加。因此，难以确保具有一般的平面晶体管结构的器件的刷新特性。

已提出了克服这一困难的凹陷栅极的工艺。该凹陷栅极工艺包括蚀刻衬底的有源区的特定部分，以在凹陷上形成栅极。因此，增加单元晶体管沟道长度并减少离子注入掺杂浓度，从而改善刷新特性。此外，已提出球型凹陷栅极工艺以通过在球型结构中形成凹陷而进一步增加沟道长度。因此，还可进一步器件的刷新特性改善。

图1A～1E说明制造包括凹陷栅极的半导体器件的典型方法的横截面图。

参考图1A，在衬底11中形成场氧化物层12。场氧化物层12限定有源区和场区。在衬底11上形成基于氧化物的硬掩模13。当蚀刻后续凹陷时，基于氧化物的硬掩模13用作阻挡层。由于基于氧化物的硬掩模13减少对衬底11的损伤，因此使用基于氧化物的硬掩模13作为硬掩模。基于氧化物的硬掩模13形成为具有小厚度，以使在基于氧化物的硬掩模13的后续去除过程中，场氧化物层12的损失最小化。在基于氧化物的硬掩模13上形成限定凹陷区的光刻胶图案14。

参考图1B，使用光刻胶图案作为掩模蚀刻基于氧化物的硬掩模13。附图标记13A指基于氧化物的硬掩模图案13A。

参考图1C，去除光刻胶图案14。接着利用基于氧化物的硬掩模图案13A作为阻挡层来蚀刻衬底11以形成凹陷15。各凹陷15可各自包括具有垂直剖面的上部和具有圆形剖面的底部的球型凹陷。具有垂直剖面的上部可称为颈图案15A，具有圆形剖面的底部可称为球图案15B。用作阻挡层的基于氧化物的硬掩模图案13A通常在形成凹陷15的蚀刻过程中受到损伤。此时，包含基本和基于氧化物的硬掩模图案13A相同材料的场氧化物层12也受损。附图标记12A指残留场氧化物层12A。

参考图1D，利用湿清洗过程去除基于氧化物的硬掩模图案13A。此时，包含基本和基于氧化物的硬掩模图案13A相同的材料的残留场氧化物层12A也受损。附图标记12B指残留场氧化物层12B。

也就是，由于基于氧化物的硬掩模图案13A和场氧化物层12基本含有相同的材料，因此场氧化物层12在形成图1C中所示的凹陷15的过程中和在图1D中所示的基于氧化物的硬掩模图案13A的移除过程中经受二次过度损伤。场氧化物层12的过度损伤会导致劣化的器件特性。劣化的器件特性的实例包括：在残留场氧化物层12B上通过栅极(passing gate)坍塌的倾斜事件，在有源区上栅极和通过栅极之间字线覆盖值的降低，以及由于通过后续栅极形成过程而在残留场氧化物层12B的受损部分中填充的多晶硅，因此在有源区上栅极刷新特性降低。

参考图1E，在所得结构上形成栅极绝缘层(未图示)。在栅极绝缘层上形成用于形成栅极图案的多晶硅层16。此时，由于凹陷15和残留场氧化物层12B的受损部分，在多晶硅层16的上表面上产生高度差异。所述高度差异可能导致在用于形成后续栅极图案的后续金属层中在多晶硅层16上形成缝。因此，产生如同自对准接触(SAC)限制的劣化器件特性。

虽然没有示出，但后续过程包括在具有高度差异的多晶硅层16上形成金属层和栅极硬掩模，并选择性蚀刻栅极硬掩模、金属层以及多晶硅层16以形成栅极图案。

根据制造半导体器件的典型方法，当使用基于氧化物的硬掩模图案13A作为掩模以形成凹陷15时可防止损伤衬底11。然而，由于基于氧化物的硬掩模图案13A基本包含和场氧化物层12相同的材料，因此在形成凹陷15的过程中和基于氧化物的硬掩模图案13A的移除过程中场氧化物层12被过度损伤。因此，器件特性劣化。该器件特性也由于形成栅极的多晶硅层16的上表面的高度差异而劣化，其中所述高度差异由凹陷15和受损的残留场氧化物层12B产生。

发明内容