[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，特别涉及高耐压MOS晶体管。

背景技术

高耐压MOS晶体管具有高的源极漏极耐压(BVDS)、或者高的栅极耐压，广泛用于LCD驱动器、EL驱动器等各种驱动器或电源电路等。

图6是表示有关现有例的N沟道型的高耐压MOS晶体管的结构的剖面图。在P型半导体衬底100的表面上形成有栅极绝缘膜101、厚的场绝缘膜102。在邻接的场绝缘膜102的一部分上自栅极绝缘膜101起形成栅极电极103。在半导体衬底100的表面区域形成有与栅极电极103的一侧端邻接的高浓度(N++型)的源极层104及低浓度的源极层105。

另外，在从栅极电极103的另一侧端离开的半导体衬底100的表面上形成高浓度(N++型)的漏极层106。并且，在从栅极电极103的下方至场绝缘膜102及高浓度的漏极层106的下方区域，形成比高浓度的漏极层106浓度更低、扩散到更深的低浓度(N-型)的漏极层107。高浓度的漏极层106在低浓度的漏极层107内形成。这样，源极区域及漏极区域成为由高浓度部分和低浓度部分构成的所谓LDD(Lightly Doped Drain)结构。另外，在栅极电极103的侧壁上形成氮化硅膜等侧壁隔膜108。

上述的现有高耐压MOS晶体管在对高浓度的漏极层106施加高电压时，通过在低浓度的漏极层107中扩展耗尽层，漏电场被缓和，因此能够得到高的源极·漏极耐压。另外，由于栅极电极103从栅极绝缘膜101延展到邻接的场绝缘膜102的一部份上，因此栅极绝缘膜101破坏也具有较强的结构。

另外，与本发明相关的技术记载在以下的特许文献中。

特许文献1：特开2002-134738号公报

发明内容

但是，在上述的现有晶体管结构中存在静电破坏耐量(以下称为ESD耐量)不够充分的问题。例如，根据本发明者进行的基于人体模型(HBM)的通常的静电破坏试验为不满200伏特(V)的ESD耐量，基于机器模型(MM)的静电破坏试验为不满50伏特(V)的ESD耐量，这些都不够充分。因此，本发明的目的为提供一种提高ESD耐量的晶体管结构。

本发明的主要特征如下。即本发明的半导体装置，其特征在于：具有形成于第一导电型的半导体层表面的栅极绝缘膜、形成于所述栅极绝缘膜上的栅极电极、形成于所述半导体层表面的第二导电型的源极层、所述栅极电极的漏极侧的端部离间且形成于所述半导体层表面的第二导电型的高浓度的漏极层、在所述栅极电极和所述高浓度的漏极层之间的所述半导体层表面上邻接于所述高浓度的漏极层的第一导电型的杂质层。

另外，本发明的半导体装置的制造方法，其特征在于，具有以下工序：在第一导电型的半导体层的表面上形成栅极绝缘膜的工序；在所述栅极绝缘膜上形成栅极电极的工序；在从所述栅极电极离间的所述半导体层的表面上形成第二导电型的高浓度的漏极层的工序；使第一导电型的杂质层与所述高浓度的漏极层邻接、且在所述半导体层的表面上形成的工序。

在本发明中，在栅极电极和高浓度的漏极层之间的半导体层的表面上，形成有与高浓度的漏极层邻接的、和该漏极层逆导电型的杂质层。通过如这样构成，发生异常电涌时的电子避开形成有所述杂质层的附近而移动，从更深位置向漏极电极蔓延。即半导体层的表面附近的电子的移动被抑制。因此能提高ESD耐量。

附图说明

图1是说明本发明实施方式的半导体装置及其制造方法的剖面图；

图2是说明本发明实施方式的半导体装置及其制造方法的剖面图；

图3(a)、(b)是说明本发明实施方式的半导体装置及其制造方法的剖面图及平面图；

图4是说明本发明实施方式的半导体装置及其制造方法的剖面图；

图5(a)、(b)是说明本发明实施方式的半导体装置的变更例的剖面图；

图6是说明现有的半导体装置的剖面图。

符号的说明：