[发明专利]半导体器件

权利要求书

1.一种半导体器件，它具有：

掺杂第一导电类型杂质的半导体衬底；和

多个熔丝元件部分，它们中的每一个都包括：具有被切割之熔丝部分的第一熔丝内连线，与第一熔丝内连线分离形成并与内部电路相连的第二熔丝内连线；第二导电类型的第一杂质扩散层形成于半导体衬底表面上，与第一熔丝内连线和第二熔丝内连线电连接；以及第二导电类型的第二杂质扩散层形成于半导体衬底表面上，而且是与所述第一杂质扩散层分开配置的；其中，

所述第一熔丝内连线、第二熔丝内连线，以及多个熔丝元件部分中每个的第一杂质扩散层按预定的熔丝间距彼此近乎平行地排列；并且

每个熔丝元件部分都具有静电保护，所述静电保护包括所述第一杂质扩散层、第二杂质扩散层和半导体衬底。

2.如权利要求1所述的半导体器件，其中，在所述每个熔丝元件部分中，第一熔丝内连线、第二熔丝内连线、第一杂质扩散层和第二杂质扩散层在平面视图中形成一条单一的直线。

3.如权利要求1所述的半导体器件，其中，在所述每个熔丝元件部分中，第一杂质扩散层和第二杂质扩散层在平面视图中沿第一熔丝内连线的纵长方向形成直线状。

4.如权利要求2所述的半导体器件，其中，在所述每个熔丝元件部分中，第一杂质扩散层和第二杂质扩散层在平面视图中沿第一熔丝内连线的纵长方向形成直线状。

5.如权利要求1所述的半导体器件，其中，向着与其它熔丝元件部分相邻的第二杂质扩散层延伸形成所述每个熔丝元件部分的第二杂质扩散层，并与其它熔丝元件部分相邻的第二杂质扩散层连接。

6.如权利要求1所述的半导体器件，其中，在所述每个熔丝元件部分中，在所述第一熔丝内连线的一端和另一端处，分别设置一对第二熔丝内连线、一对第一熔丝内连线和一对第二杂质扩散层，并且，所述各第二杂质扩散层围绕着形成所述多个熔丝元件部分的区域形成环状，并共同设在所述多个熔丝元件部分中间。

7.如权利要求5所述的半导体器件，其中，在所述每个熔丝元件部分中，在所述第一熔丝内连线的一端和另一端处，分别设置一对第二熔丝内连线、一对第一杂质扩散层和一对第二杂质扩散层，并且，所述各第二杂质扩散层围绕着形成所述多个熔丝元件部分的区域形成环状，并共同设在所述多个熔丝元件部分中间。

在所述第一熔丝内连线的

8.如权利要求1所述的半导体器件，其中，在所述每个熔丝元件部分中，第一杂质扩散层和第二杂质扩散层与所述半导体衬底一起，形成双极晶体管。

9.如权利要求1所述的半导体器件，其中，在所述每个熔丝元件部分中，在第一杂质扩散层与第二杂质扩散层之间，设置由所述半导体衬底形成的第一导电类型的杂质扩散区；在所述第一导电类型的杂质扩散区上形成栅电极；并且，所述第一杂质扩散层和第二杂质扩散层与所述半导体衬底和所述栅极一起，形成MOS晶体管。

10.如权利要求1所述的半导体器件，其中，在所述第二杂质扩散层上方的位置处，布置有通过接点与所述第二杂质扩散层相连的金属内连线。

11.一种半导体器件，它包括：

第一导电类型的半导体衬底；

第二导电类型的第一杂质扩散层；

具有被切割的熔丝部分的第一熔丝内连线，和与第一熔丝内连线分离布置并与内部电路相连的第二熔丝内连线，其中，

所述第一熔丝内连线层与所述第二熔丝内连线层不同，并且，所述第一熔丝内连线和第二熔丝内连线，在所述第一杂质扩散层处，分别与第一部分及与第一部分不同的第二部分耦接。