[发明专利]支持流水线纠错码和可配置操作的flash控制器及其控制方法

权利要求书

1.一种支持流水线纠错码和可配置操作的flash控制器，其包括有内部接口单元、flash接口单元，内部接口单元主要是内部接口总线，其是将数据传输到可重构控制单元，Flash接口单元负责处理flash命令的发送，地址的发送以及数据的接受和发送等动作；其特征在于该控制器还包括有：

可重构控制单元，是控制整个传输进程的，其分别与flash接口单元、编解码模块、内部接口单元、校验码缓存区进行通信；

校验码缓存区，校验码缓存单元主要存储的校验码和用户数据，以便进行流水线模式的纠错码的编解码；

编解码模块，在可重构控制单元的控制下，编解码模块从可重构控制单元得到数据进行纠错码编码，写操作时，将结果输入校验码缓冲区；读操作时，从校验码缓存区读parity数据；

且，编解码模块具有第一、第二及第三级流水线式纠错算法模块，对读操作进行流水线式解码及纠错操作。

2.如权利要求1所述的支持流水线纠错码和可配置操作的flash控制器，其特征在于所述的可重构控制单元，其由包括有多个执行单元，他们依次是空闲状态单元、检测flash器件单元、发送命令单元、发送地址单元、等待flash译码单元、进行数据DMA传输单元、切换ECC编解码器和sector传输单元，这些单元依次执行操作。

3.如权利要求2所述的支持流水线纠错码和可配置操作的flash控制器，其特征在于所述的可重构控制单元，可根据需要进行执行单元的配置，配置包括上述单元的开启、关闭、多个相同单元的组合，甚至进行时序排列。

4.一种支持流水线纠错码和可配置操作的flash控制方法，其包括读和写步骤：

写步骤为：

1)、可重构控制单元向flash发送命令和地址，

2)、内部接口单元向可重构控制单元发送数据，

3)、可重构控制单元连续的方式发送数据到flash接口单元，并把数据写到flash中；

4)、同时，可重构控制单元发送数据到编编码模块中进行编码，编码的Parity被送到校验码缓存中，

5)、数据都发送完成后，可重构控制单元再次向flash发送命令和地址，

6)、将校验码缓存中的数据一次被发送到flash spare区。

读步骤为：

1)、可重构控制单元控制flash接口单元向flash发送一次命令和地址，地址是直接指到spare区，

2)、flash接口单元读取数据，

3)、把spare区的数据缓存到校验码缓存区，

4)、发送命令和地址，把地址改到flash的主区，并采用连续的方式读取主区的数据，数据就直接通过可重构的控制单元被送到内部接口单元，同时数据同步被送到ECC第一、第二及第三级流水纠错算法模块中进行解码纠错运算，

5)、每个512 Bytes数据块被处理完之后，校验码缓存中的parity在控制单元的控制下被送到第一级纠错算法模块。

5.如权利要求4所述的支持流水线纠错码和可配置操作的flash控制方法，其特征在于命令和地址被打包成命令组，在操作启动前被一次传输到可重构控制单元中，可重构控制单元接受到这些命令组后自动进行命令和地址的发送，数据的传输以及ECC纠错。

6.如权利要求4所述的支持流水线纠错码和可配置操作的flash控制方法，其特征在所述的读、写步骤中，数据大小自动切分数据成512 Bytes的数据块，由于ECC编解码算法需要每次处理的数据块为512Bytes，所以数据传输中，被自动分割为512Bytes大小的数据块，并插入parity数据进行计算。

7.如权利要求6所述的支持流水线纠错码和可配置操作的flash控制方法，其特征在上述的读步骤中，可重构控制单元把数据块发送到ECC三级解码纠错算法模块中；当一个512 Bytes数据块解码结束后，要把解码错误信息写到寄存器中。