[发明专利]离子注入方法及半导体器件的制造方法

权利要求书

1.一种注入离子的方法，此方法包括：

形成一掩模图案，用于暴露半导体基板的区域；及

以约4.4度到7度的倾斜角度注入掺杂离子至该半导体基板的暴露区域中。

2.如权利要求1的方法，其中该掩模图案具有约1.7μm的厚度。

3.一种制造半导体器件的方法，此方法包括：

形成一掩模图案，以在半导体基板上界定一区域，其中将在此界定区域中形成一阱；及

以约4.4度到7度的倾斜角度注入掺杂离子至半导体基板的界定区域中。

4.如权利要求3的方法，其中该阱为形成NMOS晶体管的P阱，及其中注入掺杂离子还包括以约1×10¹³原子/cm²到2×10¹³原子/cm²的浓度及约250到350KeV的能量注入B¹¹离子。

5.如权利要求3的方法，其中该阱为形成PMOS晶体管的N阱，及其中注入掺杂离子还包括以约1×10¹³原子/cm²到2×10¹³原子/cm²的浓度及约1000到1200KeV的能量注入P³¹离子。

6.一种制造半导体器件的方法，此方法包括：

形成一掩模图案，以在半导体基板上界定一区域，其中场阻挡掺杂层将于此界定区域中形成；及

以约4.4度到7度的倾斜角度注入掺杂离子至半导体基板的界定区域中。

7.如权利要求6的方法，其中形成该掩模图案以暴露将形成NMOS晶体管的场阻挡掺杂层的区域，及其中注入掺杂离子还包括以约0.5×10¹³原子/cm²到1×10¹³原子/cm²的浓度及约70到120KeV的能量注入B¹¹离子。

8.如权利要求6的方法，其中形成该掩模图案以暴露将形成PMOS晶体管的场阻挡掺杂层的区域，及其中注入掺杂离子还包括以约0.8×10¹²原子/cm²到1.2×10¹²原子/cm²的掺杂量及约200到300KeV的能量注入P³¹离子。

9.一种制造半导体器件的方法，此方法包括：

形成一掩模图案，以在半导体基板上界定一区域，其中用以抑制击穿的杂质层将在此界定区域中形成；及

以约4.4度到7度的倾斜角度注入掺杂离子至半导体基板的界定区域中。

10.如权利要求9的方法，其中形成该掩模图案以暴露将形成用以抑制NMOS晶体管的击穿的杂质层的区域，及其中注入掺杂离子还包括以约0.5×10¹³原子/cm²到1×10¹³原子/cm²的浓度及约30到80KeV的能量注入B¹¹离子。

11.如权利要求9的方法，其中形成该掩模图案以暴露将形成用以抑制PMOS晶体管的击穿的杂质层的区域，及其中注入掺杂离子还包括以9.4×10¹²原子/cm²的浓度及150KeV的能量注入As⁷⁵离子。

12.一种制造半导体器件的方法，此方法包括：

形成一掩模图案，以在半导体基板上界定一区域，其中用以调整单元的阈值电压的杂质层将于此界定区域中形成；及

以约4.4度到7度的倾斜角度注入掺杂离子至半导体基板的界定区域中。

13.如权利要求12的方法，其中形成该掩模图案以暴露将形成以调整NMOS晶体管的阈值电压的杂质层的区域，及其中注入掺杂离子还包括以1.0×10¹³原子/cm²到3×10¹³原子/cm²的浓度及约10到40KeV的能量注入BF2⁴⁹离子。

14.如权利要求12的方法，其中形成该掩模图案以暴露将形成以调整PMOS晶体管的阈值电压的杂质层的区域，及其中注入掺杂离子还包括以约1.0×10¹²原子/cm²到35×10¹²原子/cm²的浓度及约10到40KeV的能量注入P³¹离子。