[发明专利]闪速存储器件及其擦除方法

说明书

相关申请的交叉参考

本申请要求于2006年9月29日提交的韩国专利申请第10-2006-96208号和于2007年6月4日提交的韩国专利申请第10-2007-54607号的优先权，上述两专利申请的内容在此通过引用全部结合到本申请中。

背景技术

本发明涉及闪速存储器件及其擦除方法，更具体地，涉及其中擦除的存储单元的阈电压分布可以被变窄的闪速存储器件及其擦除方法。

图1的电路图示出了传统的闪速存储器的擦除方法。闪速存储器件包括存储单元阵列10、闭塞开关20和X解码器30。存储单元阵列10包括多个存储单元块11(为了方便，仅示出了一个存储单元块)。每个存储单元块11包括多个单元串(cell string)S0到Sn。单元串S0到Sn中的每个包括串连连接的漏极选择晶体管DST、多个存储单元F0到Fi和源极选择晶体管SST。包括在各单元串S0到Sn中的漏极选择晶体管DST被连接到相应的位线BL0到BLn，且包括在各单元串S0到Sn中的源极选择晶体管SST被并联地连接到公共源极线CSL。

X解码器30根据地址信号ADD输出块选择号BSLk来选择多个存储单元块中的一个。

闭塞开关20包括多个NMOS晶体管M0到Mi+2。该多个NMOS晶体管M0到Mi+2根据X解码器30的块选择信号BSLk操作，并且将通过全局字线GWL、全局选择线GDSL和GSSL施加的电压传递到所选的存储单元块11的漏极选择线DSL、字线WL0到WLi和源极选择线SSL。

下面将详细描述传统闪速存储器的擦除方法。擦除操作是逐个存储单元块进行的。根据施加到X解码器30的地址信号ADD，从多个存储单元块中选择一个存储单元块11。0V被施加到所选的存储单元块11的字线WL0到WLi，且大约20V的高电压被施加到存储单元块11的阱(well)大约1.4ms。因此，由于与阱的电容耦合，漏极选择线DSL和源极选择线SSL的电压被提高到大约20V。另外，借助于字线WL0到WLi和阱之间的高电压差，将存储单元块11中的各存储单元的阈电压分布从正分布(positive distribution)变成负分布(negative distribution)。

擦除验证操作是逐个存储单元块进行的。为此，擦除脉冲应当足够长，以充分地擦除存储单元块11中的所有单元F0到Fi。然而，存储单元块11中的各存储单元的擦除以不同的速度进行，且擦除后的阈电压可以在大范围内变化。另外，擦除操作时间可能变长，从而产生由于各单元之间的电容耦合引起的干扰影响。特别地，这成为降低如多级单元中需要窄的阈电压分布的器件中的操作可靠性的障碍。

发明内容

本发明涉及通过执行擦除操作、执行基于页组(page-group)的擦除验证、然后仅在包括未被正常擦除的单元的一个页组上再次执行擦除操作而得到的擦除单元的窄的阈电压分布。

在根据本发明的闪速存储器的擦除方法中，执行对包括多个页的存储单元块的擦除操作。擦除验证操作被执行，且关于包括未被正常擦除的未擦除存储单元的页的未擦除页信息被存储。基于未擦除页信息，执行包括未擦除存储单元的页的另外的擦除操作。当存在未擦除存储单元时，擦除验证操作和另外的擦除操作被重复执行。

擦除验证操作是在每个页组上执行的，两个或更多页被设置成一个页组。

当执行擦除操作或另外的擦除操作时，擦除电压被施加到存储单元块的阱20μs到1500μs。

未擦除页信息包括页的地址，该页包括未擦除存储单元，并且未擦除页信息根据擦除验证操作的结果被更新。

根据本发明的闪速存储器件包括：多个存储单元块，所述存储单元块分别包括多个页；全局控制电路，其在擦除操作时向每个页施加擦除操作电压，通过擦除验证操作存储与包括未被正常擦除的未擦除存储单元的页对应的未擦除页信息，施加擦除操作电压以使得在另外的擦除操作时仅未擦除页被再次擦除；X解码器，其根据地址信号来输出块信号，用来选择所述存储单元块中的一个；以及闭塞开关，其根据块选择信号，将从全局控制电路输出的擦除操作电压传递到所选的存储单元块。

擦除验证操作是在每个页组上执行的，其中两个或更多页被设置成一个页组。当执行擦除操作或另外的擦除操作时，擦除电压被施加到存储单元块的阱20μs到1500μs。

未擦除页信息包括页的地址，所述页包括未擦除存储单元，并且未擦除页信息根据擦除验证操作的结果被更新。

附图说明

图1是示出了传统的闪速存储器的擦除方法的电路图；