[发明专利]读取存储器阵列的方法

说明书

技术领域

本发明有关于一种读取非挥发性存储器的方法，更明确地说，有关于一种读取具有对称、自动校正(self-aligned)及高密度存储器阵列的非挥发性存储器的方法。

背景技术

可抹除/程式化只读存储器(Erasable programmable read only memories，EPROMs)及电子式可抹除/程式化只读存储器(EEPROMs)为一般习知非挥发性记忆装置，可用来储存数据、抹除数据、重复写入数据。

习知的非挥发性存储器单元皆须要高电流来运作，如200微安培(microamperes，μA)，才能进行热电子程式化(hot electron programming)而对于目前耗电量较小的装置明显不符使用。因此另一种电子式可抹除/程式化只读存储器装置包含所谓的分离栅极(split-gate electrode)已被用来发展以获得高效率与低耗电的程式化(约1微安培)。

许多电子式可抹除/程式化只读存储器装置使用两层多晶硅层(一层用来形成浮置栅极(floating gate)、另一层用来形成控制栅极与相关的电路连结)，亦有其他的电子式可抹除/程式化只读存储器装置使用三层多晶硅层，如美国专利号4302766中提到一第一多晶硅层作为浮置栅极、一第二多晶硅层作为控制栅极、与一第三多晶硅层经由一抹除窗(erase window)耦接至该第一多晶硅层以进行抹除；美国专利号4331968亦利用一第三层的多晶硅层来形成抹除栅极(erase gate)；美国专利号4561004及4803529亦使用三层多晶硅层的架构。

另外，美国专利号4622656描述一具有低程式化电流的可抹除/程式化只读存储器装置，利用在选择栅极(select gate)下以高度注入的沟道区及浮置栅极下以轻度注入或以另一种导电性的沟道区来降低程式化电流，因此在沟道转变的区域产生了明显的表面电位差。

请参考图1及图2。图1为美国专利号5712180揭露一可抹除/程式化只读存储器单元布局。图2为图1中A-A连线的剖面图。可抹除/程式化只读存储器单元101包含一掩埋源区(buried source region)102及一掩埋漏区(buried drain region)103，此两区皆被相对上厚度较厚的介电层104与105所掩埋。沟道区106分为一第一部分106-1与一第二部分106-2。第一部分106-1被多晶硅层109所影响而作为一选择栅极。第二部分106-2被浮置栅极107所影响而作为一控制栅极。如该领域具有通常知识者所熟知，合适的介电层，如热成长的氧化层设置于沟道106、多晶硅层109与多晶硅层107之间，以用来绝缘。同理，合适的介电层，如氧化层或包含氧化层/氮化层的介电层，设置于该三层多晶硅层之间。金属硅化物可用来取代上述多晶硅层108或109。使用者更可根据需要将高度注入空穴区120设置于邻近掩埋漏极103的沟道106-2，以提供包含有沟道106-2的存储器晶体管一稳定的临界电压(threshold voltage)。

请参考图3。图3说明美国专利5,414,693所教导了可抹除/程式化只读存储器架构。该单元架构以空穴注入的基板206、晶体管201的漏极204与晶体管202的漏极205所构成。漏极204与205作为位线(bit line)。晶体管201包含一浮置栅极207a与控制栅极208a。同样地，晶体管202包含一浮置栅极207b与控制栅极208b。字线(word line)209延伸于晶体管201与202而在浮置栅极晶体管201与202之间形成选择栅极的控制栅极209a。字线209与存储器阵列中同一行的选择栅极串联而与位线与存储器阵列中同一列串联相对，如漏极204与205。

综上述，美国专利号5712180与5414693皆完全清楚定义了控制栅极与其运作方式。因此，浮置栅极在宽度上需要大于选择栅极以允许校正误差。如此一来，这样的存储器架构并无法有效缩减。

发明内容