[发明专利]闪存阵列的读取操作方法

说明书

技术领域

本发明涉及一种闪存的解码处理，特别是涉及一种具有多个位元线晶体管的存储器阵列的预充电及解码方法。

背景技术

非挥发性存储器(NVM)是一种半导体存储器，含有此NVM存储器单元的装置即使断电后其也可以继续储存数据。对于典型的NVM，可对其进行数据程序化，并进行读取及/或擦除操作。在被擦除之前，程序化的数据可存储很长一段时间。闪存(flash memory)为一种特殊的现有NVM存储器，其是一种电性擦除式可程序化只读存储器(EEPROM)。

典型的闪存将信息储存于常被称为“单元”的晶体管阵列中，每个单元通常储存一个位元(bit)的信息。闪存基于浮接栅极雪崩注入型金属氧化物半导体技术(FAMOS晶体管)制造。FAMOS晶体管本质上是一个NMOS晶体管，但在栅极和源/漏极端子间利用绝缘材料悬浮了额外的导体。通常的闪存采用单元架构，其中每一单元仅能存储一个位元的信息。每个存储器单元典型地包括一个MOS晶体管结构，其包括位于基底或P型井的源极、漏极及沟道，及覆在沟道上的迭层栅极(stacked gate)。迭层栅极还可包括一个形成在P型井表面的薄栅极介质层，其常被称为隧道氧化层。迭层栅极还包括一个覆在隧道氧化层上的多晶硅浮接栅极(floating gate)及覆在浮接栅极上的多晶硅极间介质层(interpoly dielectric layer)。典型的极间介质层为多层绝缘体，如两层氧化物将一层氮化物俘获层(nitride trapping layer)夹在中间而形成的氧化物-氮化物-氧化物层(ONO)。多晶硅控制栅极(control gate)正常情况下是覆在极间介质层上，因此这样的闪存单元有时候被称为氮化物只读存储器(NROM)。

图1是传统闪存单元500的横截面视图。通常的浮接栅极型闪存单元500包括n+型源极504、p型沟道505、n+型漏极512及p型基底502。浮接栅极506被夹在位于沟道505上方的绝缘介质层510及薄隧道氧化层514之间。浮接栅极506为闪存单元500提供储存元件并利用薄隧道氧化层514及绝缘介质层510与闪存单元500的其他元件电性隔离。控制栅极508位于绝缘介质层510顶部并位于浮接栅极或氮化物俘获层506上方。浮接栅极506利用绝缘介质层510，如二氧化硅(SiO₂)层，或极间介质层，如ONO极间氧化物层510等与控制栅极508电性隔离。如图所示的通常闪存单元500基本上是一个具有额外浮接栅极506的n沟道晶体管。电性“存取”(“access”)或连接(coupling)浮接栅极506仅能通过周围的SiO₂层及源极504，漏极512及控制栅极508构成的电容网络来进行。浮接栅极506上的任何电荷因为本身的硅-二氧化硅(Si-SiO₂)能量势垒高度(energy barrier height)而得以保留，从而形成非挥发性的存储器。

图2为一种通常的存储器单元500的阵列520，其示出一种通常的读取方法。存储器单元500大致上以栅极格形式排列于基底502上。字元线WL0-WL31与每一行(row)的每一存储器单元500的栅极508连接。位元线MBL0-MBL5选择性地与每一列(column)的每一存储器单元500的源极或漏极连接。控制晶体管SEL0-SEL1选择路径，以对位于某一特定位元线MBL0-MBL5及字元线WL0-WL31上的特定单元500进行程序化，读取或擦除。

对闪存单元500进行程序化是指将电荷(电子)注入到浮接栅极506中。高漏/源极或高源/漏极偏压连同一个高控制栅极电压Vg一起施加。高控制栅极电压Vg反转沟道505，而偏压将电子向漏极512及源极504加速。在通过沟道505的过程中，部分电子与硅晶格(silicon lattice)发生碰撞而反向运动至Si-SiO₂介面。在控制栅极电压Vg产生的电场的推动下，部分电子运动穿过薄氧化层514，从而注入到浮接栅极506中。结果，隧道氧化物514的高电场将导致产生所谓的福乐-诺汉隧道现象(FN tunneling)。单元沟道区505的电子将穿过栅极氧化物514进入浮接栅极506，因为浮接栅极506被包围在极间介质层510与隧道氧化层514之间，因此电子即被俘获在浮接栅极506中。程序化结束后，注入浮接栅极506的电子使得单元的临界电压(threshold voltage)升高。正是因俘获电子导致的此种临界电压变化及因此带来的沟道导电率变化，使单元500得以被程序化。