[发明专利]检测字线错误的方法

说明书

技术领域

本发明涉及一种存储器装置，且特别是涉及一种在封装阶段前测试存储器装置的字线错误的方法。

背景技术

存储器装置主要部份通常包括一个存储单元阵列以及驱动和控制该存储单元阵列的相关回路。存储单元可如图1A所示，为一基本1T1C结构(一个晶体管与一个电容)。如图1A所示，晶体管T的栅极连接至一字线WL，漏极连接至一位线BL，以及源极连接至一电容。当字线被启动以读取时，晶体管T将导通，且存储在电容C内的数据会经由存储节点SN及晶体管T传送至位线。

在某些情况下，如制造过程所产生的粒子或蚀刻残留物将造成字线WL和位线BL间的短路，即如图1B所示在字线WL和位线BL之间将产生一小阻抗。字线WL和位线BL不再是隔离状态，且这将造成在读取存储单元时的失灵。以下将更进一步讨论读取操作以及短路如何影响存储体操作。

图2示出了一存储器单元及与其相对应的读出放大器SA的概要架构图，图中一个单元对应到两条位线BL和BL。此读出放大器SA可包括交错耦接(cross-coupled)的N信道与P信道晶体管。位线BL和BL之间的微小电压电平差会藉由读出放大器放大，以读出存储在存储单元内的数据。

图3示出了在主动周期中读取一正常存储器单元的波形示意图。在此例中，如图1A所示，对应此存储器单元的字线与位线间并无短路。图3说明如何读取低电压电平的数据。首先，在待命期间，位线BL和BL的电压电平藉由一位线预充电及等化电路控制在1/2Vcc。同时，字线WL在低电压电平(Vss)。当一启动命令ACT输入，字线WL被启动(即选取)，且变为一高电压电平Vpp。然后，存储在电容C(低值)中的单元数据被读出(转移)到位线BL。这会使位线BL的电压电平变得稍低一点，而位线BL仍维持在其电压电平(1/2Vcc)。接下来，读出放大器SA放大位线BL和BL之间的微小电压差。在此情况下，位线BL变为低电压电平(Vss)而位线BL变为一高电压电平(Vcc)。在下一个读取期间(未绘出)，在位线BL上的低电平数据会被正确读出为低值(L)，并经由输出入线和数据总线线传至一输出端口。

图4示出了读取一异常存储器单元的波形示意图。在此情况下，字线和位线如图1B所示为短路。这会使低电平数据被错误地读出为高电平数据。图4说明选取该异常字线。在启动字线WL之前(即在待命期间)，位线BL和BL的电压电平相同但会低于如图3所示的正常BL的电压电平(1/2Vcc)。在待命期间下，字线WL在低电压电平，且字线WL和位线BL短路。这将使位线BL和BL的电压电平更低。位线BL和BL的电压电平降幅取决于字线WL和位线BL之间的阻抗值。

当启动(选取)字线WL，存储器单元中的低电平数据被读出到位线BL。这会使位线BL的电平降低一点。由于在字线WL和位线BL之间的短路，位线BL的电压电平会因字线WL的电压(Vpp)拉高，而字线BL则保持在待命期间的电压电平。由于字线WL和位线BL之间短路，字线WL的电压也会被拉低，但因字线WL驱动器强大的驱动能力，故该电压只会些微下降。接着，启动读出放大器SA放大位线BL和BL之间的电位差。在此情况下，位线BL的电压电平接近Vcc及位线BL的电压电平接近Vss。换言之，应该读出为低电平的存储器单元数据会错误地读出为高电平。

上述是字线WL和位线BL短路的存储器单元主动运作的情形。然而，在同一条位线BL上的其它存储器单元但连接于一条正常的字线WL在不同模式中也会发生错误。所述数据均被读出为低电平，因为位线BL连接至非启动的短路字线WL。因此，它们的错误模式是如图5所示高电平到低电平(H-＞L)的错误。

图5示出了在异常位线BL上但接于正常字线WL的单元的字线与位线的波形图。此情况下，说明具有高电压电平(H)的数据是存储在存储器单元内。当启动(选取)字线WL，存储在单元内具高电压电平的数据会被读出至位线BL。这会使位线BL电压电平稍高。然而，位线BL是和未被选取的字线WL短路。其说明字线WL在低电压电平且会使位线BL电压电平较低一些，而位线BL仍保持在待命期间的电压电平。

接着，启动读出放大器放大位线BL和BL之间的电位差。然后，位线BL电压电平位会接近Vss，位线BL电压电平则接近Vcc。正常状况下，存储器单元应该被读为高电平，但如今存储器单元被误读为低电平。因此，在下一个读取周期(未示出于图)，存储器单元会被判定为“错误”(高电平至低电平(H-＞L)的错误)。