[发明专利]晶粒重新配置的封装方法

说明书

技术领域

本发明是有关于一种半导体的封装方法，特别是有关于一种晶粒重新配置的封装方法。

背景技术

半导体技术已经发展的相当迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球数组(Ball Grid Array：BGA)的封装技术，球数组封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。

随着3C产品的流行，例如：行动电话(Cell Phone)、个人数字助理(PDA)或是iPOD等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为「晶片级封装(wafer levelpackage；WLP)」的封装技术已经发展出来，其可以在切割晶片成为一颗颗的晶粒之前，就先对晶片进行封装。美国第5,323,051号专利即揭露了这种「晶片级封装」技术。然而，这种「晶片级封装」技术随着晶粒有源面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致讯号耦合或讯让干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。

为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体工艺的晶片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个基板上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致讯号耦合或讯让干扰的问题。

然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2～20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一基板上，再以注模方式将复数个晶粒形成一封胶体；由于晶粒很薄，使得封胶体也是非常的薄，故当封胶体脱离基板之后，封胶体本身的应力会使得封胶体产生翘曲，增加后续进行切割工艺的困难。

发明内容

有鉴于背景技术中所述的封胶体翘曲的问题，本发明的目的是提供一种晶粒重新配置的封装方法，其可以有效地解决封胶体产生翘曲的问题。

为实现上述目的，本发明提供的晶粒重新配置的封装方法，包括：

提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；

贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面与一配置于该基板上的黏着层连接；

形成一高分子材料于该基板及部份该些晶粒上；

覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；

脱离该模具装置，以曝露出该高分子材料的表面；

形成复数条切割道于该曝露的高分子材料表面上；及

脱离该基板，以曝露出每一该晶粒的该有源面，以形成一封装体。

本发明提供的晶粒重新配置的封装方法，包括：

提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；

贴附该些晶粒至一基板上，每一该晶粒是以倒装方式将该有源面上的该些焊垫与一配置于该基板上的黏着层连接；

形成一高分子材料于该基板及部份该些晶粒上；

覆盖一模具装置至该高分子材料上，以平坦化该高分子材料，使该高分子材料充满于该些晶粒之间并包覆每一该晶粒；

脱离该模具装置，以曝露出该高分子材料的表面；

形成复数条切割道于该曝露的高分子材料表面上；

脱离该基板，以曝露出每一该晶粒的该有源面上的该些焊垫，以形成一封装体；

形成复数个电性连接组件，将该些电性连接组件与该些焊垫电性连接；及

切割该封装体，以形成复数个各自独立的完成封装的晶粒，其中每一该晶粒的5个面被该高分子材料所包覆。

本发明提供的晶粒重新配置的封装方法，包括：

提供复数个晶粒，每一该晶粒具有一有源面且该有源面上配置有复数个焊垫；