[发明专利]堆叠的半导体封装及其制造方法和引线键合监控方法

权利要求书

1.一种堆叠的半导体封装，包括：

布线基板；

第一半导体芯片，安置在所述布线基板上且引线键合所述布线基板；

内插芯片，安置在所述第一半导体芯片上且引线键合所述布线基板，所述内插芯片包括导电连接的电路元件和焊盘；以及

第二半导体芯片，安置在所述内插芯片上且引线键合所述内插芯片，所述第二半导体芯片通过所述内插芯片导电连接到所述布线基板上。

2.如权利要求1所述的堆叠的半导体封装，其中所述电路元件与所述内插芯片的接地垫或接地线相连接。

3.如权利要求2所述的堆叠的半导体封装，其中所述电路元件为二极管。

4.如权利要求3所述的堆叠的半导体封装，其中所述二极管包括N型杂质层和P型杂质层。

5.如权利要求3所述的堆叠的半导体封装，其中所述二极管包括：

在所述内插芯片中在所述焊盘和所述接地垫下方形成的P阱，该P阱导电连接所述接地垫，且

在所述P阱中在所述焊盘下方形成的N⁺阱，该N⁺阱导电连接所述焊盘。

6.如权利要求3所述的堆叠的半导体封装，其中所述二极管的电阻约小于8兆欧。

7.如权利要求2所述的堆叠的半导体封装，其中所述电路元件为电容器。

8.如权利要求7所述的堆叠的半导体封装，其中所述电容器的容量约为15至20pF。

9.如权利要求1所述的堆叠的半导体封装，其中所述第一半导体芯片、所述内插芯片和所述第二半导体芯片水平堆叠在所述布线基板上。

10.如权利要求1所述的堆叠的半导体封装，其中所述第一半导体芯片、所述内插芯片和所述第二半导体芯片垂直堆叠在所述布线基板上。

11.一种堆叠的半导体封装的制备方法，该方法包括：

在布线基板上安置第一半导体芯片；

引线键合所述第一半导体芯片和所述布线基板；

在所述第一半导体芯片上安置内插芯片，所述内插芯片包括导电连接的电路元件和焊盘；

引线键合所述内插芯片的所述焊盘和所述布线基板；

在所述内插芯片上安置第二半导体芯片；且

引线键合所述第二半导体芯片和所述内插芯片的所述焊盘以导电连接所述第二半导体芯片和所述布线基板。

12.如权利要求11所述的方法，还包括：

连接所述电路元件和所述内插芯片的接地垫或接地线。

13.如权利要求12所述的方法，其中所述电路元件为二极管。

14.如权利要求13所述的方法，其中所述二极管包括N型杂质层和P型杂质层。

15.如权利要求13所述的方法，其中内插芯片的制造方法包括：

在所述内插芯片中在所述焊盘和所述接地垫下方形成P阱，该P阱导电连接所述接地垫，且

在所述P阱中在所述焊盘下方形成N⁺阱，该N⁺阱导电连接所述焊盘。

16.如权利要求12所述的堆叠的半导体封装，其中所述电路元件为电容器。

17.如权利要求11所述的方法，其中安置所述第一半导体芯片、所述内插芯片和所述第二半导体芯片包括安置所述第一半导体芯片、所述内插芯片和所述第二半导体芯片水平地堆叠在所述布线基板上。

18.如权利要求11所述的方法，其中安置所述第一半导体芯片、所述内插芯片和所述第二半导体芯片包括安置所述第一半导体芯片、所述内插芯片和所述第二半导体芯片垂直地堆叠在所述布线基板上。

19.一种堆叠的半导体封装的引线键合的监测方法，该方法包括：

在内插芯片的焊盘上施加电流，内插芯片通过引线键合连接到线；

测量与所述内插芯片的所述焊盘相连的所述内插芯片的电路元件的电流或电压之一；且

将内插芯片的电路元件的测量电流或电压分别与参考电流或电压进行比较。

20.如权利要求19所述的方法，其中所述电路元件为二极管，且施加电流包括在所述内插芯片的所述焊盘上施加直流电。