[发明专利]堆叠的半导体封装及其制造方法和引线键合监控方法

说明书

技术领域

本发明涉及一种半导体封装、一种该半导体封装的制造方法和该半导体封装的使用方法。

背景技术

电子器件市场在移动电子产品领域普遍增长。可安装在移动电子产品中的电子元件，如，半导体器件，应该更轻和更小。因此，已开发了以下的半导体器件：可缩小尺寸的半导体器件；可在一个半导体芯片中包括几个独立半导体器件的半导体器件，即芯片上系统(SOC)；和/或可包括封装在一个半导体封装中的多个半导体芯片的半导体器件，即系统级封装(SIP)。

依照SIP技术，多个半导体芯片安装在引脚框架或基板上。针对半导体封装水平或垂直地安装这些半导体芯片。SIP技术与传统多芯片组件(MCM)技术具有相似的概念。它们的区别是传统MCM技术包括以水平方向安装半导体芯片，而SIP技术包括垂直堆叠半导体芯片形成一种半导体堆叠封装。

同时，如果采用传统半导体芯片形成半导体堆叠封装，半导体芯片中焊垫的位置将是一样的，与半导体堆叠封装的类型无关。因此，在布线基板中，如，在PCB中，布线层的数量增多。为了减少PCB中布线层的数量，可在半导体芯片之间堆叠内插芯片。

但是，传统内插芯片只包括输入/输出(I/O)焊盘以连接上下半导体芯片。因此，如果该内插芯片的焊盘例如用金线进行引线键合，那么该引线键合是否成功可能无法探测到。

例如，不粘缺陷可出现在引线没有跟内插芯片上的焊盘适当键合的情况下。如果不粘缺陷出现，将判断所有半导体芯片有缺陷，而不能发现缺陷的引线键合。因此，该半导体堆叠封装的成品率将会降低。同样，如果在内插芯片的焊盘中引线键合缺陷没有探测到，该半导体堆叠封装可进入下一工序，而增加实行进一步测试的负担，这可接着增加成本。

发明内容

示范实施例可提供一种包括能监测引线键合的内插芯片的堆叠的半导体封装。

示范实施例可提供一种堆叠的半导体封装的制备方法，该半导体封装能实现内插芯片的引线键合监测。

本发明的一示范实施例中，堆叠的半导体封装可包括布线基板。第一半导体芯片可安置在布线基板上且引线键合布线基板。内插芯片可安置在第一半导体芯片上且引线键合布线基板。内插芯片可包括导电连接的电路元件和焊盘。第二半导体芯片可安置在内插芯片上且引线键合内插芯片，第二半导体芯片通过内插芯片导电连接布线基板。

依照一示范实施例，电路元件可连接接地垫或接地线。

依照一示范实施例，电路元件可为二极管。

依照一示范实施例，电路元件可为电容器。

本发明的一实施例中，堆叠的半导体封装的制备方法可包括：在布线基板上安置第一半导体芯片；引线键合第一半导体芯片和布线基板；在第一半导体芯片上安置内插芯片，内插芯片包括导电连接的电路元件和焊盘；引线键合内插芯片的焊盘和布线基板；在内插芯片上安置第二半导体芯片；且引线键合第二半导体芯片和内插芯片的焊盘以导电连接第二半导体芯片和布线基板。

依照一示范实施例，该方法可包括连接电路元件和接地垫或接地线。

依照一示范实施例，电路元件可为二极管。

依照一示范实施例，电路元件可为电容器。

本发明的一实施例中，一种堆叠的半导体封装的引线键合的监测方法，该方法可包括：在内插芯片的焊盘上施加电流；测量电路元件的电流或电压之一；且将电路元件的测量电流或电压分别与参考电流或电压比较。

依照一示范实施例，电路元件可为二极管，且施加电流可包括在内插芯片的焊盘上施加直流电。

依照一示范实施例，电路元件可为电容器，且施加电流可包括在内插芯片的焊盘上施加交流电。

附图说明

示范实施例将参考附图进行说明。

图1为依照一示范实施例所绘示的堆叠的半导体封装的截面图。

图2为图1的堆叠的半导体封装的透视图。

图3和图4为依照一示范实施例所绘示的内插芯片的示意图。

图5为依照一示范实施例所绘示的内插芯片的截面图。

图6为传统内插芯片的截面图。

图7和图8为监测堆叠的半导体封装的内插芯片上引线键合的说明示意图。

具体实施方式

现将参考附图更加全面地描述示范实施例。然而，示范实施例可以以许多不同的形式实现且不应解释为限于这里阐述的示范实施例。而是，提供这些示范实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达本发明的范围。在附图中，为了清晰夸大了层和区域的厚度。