[发明专利]高速信号的电优化和结构保护的通孔结构及其制造方法

说明书

技术领域

本发明通常涉及改进的集成电路装置封装。更具体地，本发明涉及在多层互连基底中高速信号的电优化和结构保护的通孔结构、多层互连基底例如印刷电路板、多层陶瓷封装、和多层有机封装。

背景技术

当前的多层互连基底，例如多层有机封装或多层陶瓷封装，和印刷电路板(PCB)结构，在当今增加功能的要求，例如信号、电源和/或地，则需要一或多个外部导电层，例如电路和/或在其上安装元件的焊盘。为了提供元件和多层互连基底的导电电路之间的有效互连，采用了贯穿孔的应用，其中几个这样的孔贯穿多层互连基底并且以选择的方式电连接到内部和外部的导电元件。这样的孔典型地包括导体，例如铜，该导体可以填充或至少层叠该孔。导体还接触多层互连基底的所选层的电路和焊盘，所述基底也典型地由铜材料形成。

这里使用的术语“通孔”或简单地“孔”意味着包括导电和不导电的孔，可以延伸完全贯穿多层互连基底，或仅部分贯穿所述基底，包括在两个或多个内部层之间而不被暴露于外部的所述基底。这样的“通孔”或“孔”在本领域中经常被称为“通路孔”，因而此后在本描述中将使用术语“通路孔”。

在现代多层互连基底技术中，通路孔结构中典型地存在的问题是在传输线和通路孔结构之间的阻抗失配。这样的失配的出现归因于后述的通路孔结构中的电容效应。这样的阻抗失配引起信号不可以通过通路孔结构正确地传播。在阻抗失配较大的通路孔结构部分信号反射较大而在阻抗失配较小的通路孔结构部分信号反射较小。因而，重要的是尽可能地匹配跨过通路孔结构的阻抗，即在容许误差之内。

图1A和1B是在多层互连基底内的已知的通路孔布置的典型截面图，多层互连基底例如为印刷电路板、多层有机封装、或多层陶瓷封装。在该通路孔布置中，如此后将参考图1A和1B所讨论的，存在明显的阻抗失配。

如在图1A中所示出的，多层互连基底100包括多层110-170和贯穿各个层的通路孔结构180。层140是多层互连基底100的芯层，层110-130和150-170是构造层。在多层互连基底100的外表面上提供球栅阵列(BGA)焊盘190。

如在图1A中所示，层110-130是信号层，或信号平面，其中可以提供信号传输线。层150-170是提供电压或接地连接的参考层或参考平面。典型地，层150-170在电压和接地参考平面之间交替。通路孔结构180包括提供于各层的多个微通路孔182和镀覆通孔(PTH)184。微通路孔182相互连接并且连接到PTH 184，由此提供多层互连基底100的一层至另一层的导电路径。信号传输线195可以布置得与通路孔结构180接触，由此允许信号从多层互连结构基底100的一层传递到另一层或经由BGA焊盘190传递到外部安装的集成电路装置。BGA焊盘是必须的大的特征，以容纳作为IC封装和下一级电路之间的互连的大焊料球，下一级电路典型地是印刷电路板。

现在参考图1B，图1B提供了示出传统通路孔结构的简化截面图以说明结构对通路孔阻抗的效应。如在图1B中所示出的，信号电流沿信号传输线195并且通过通路孔结构180至BGA焊盘190传输。通路孔结构180具有电感L_via。另外，由于BGA焊盘190与一或多个参考平面例如电压和/或接地层或平面重叠，通路孔结构180具有电容C_via。可以使用下列关系式计算通路孔结构180的阻抗：

Z_via＝sqrt(L_via/C_via)

其中Z_via是通路孔结构180的阻抗，L_via是通过通路孔结构180的总电感，并且C_via是通路孔结构180和参考平面之间的总电容。

L_via的值由信号对接地通路孔间距决定。C_via值主要由BGA焊盘190和参考平面之间的重叠面积决定。C_via可以使用下列关系式近似：

C_via≈ε(S/d)

其中ε是介电常数，d是BGA焊盘190和参考平面之间的电介质厚度，并且S是BGA焊盘190和参考平面之间的重叠面积。