[发明专利]半导体器件、半导体器件的制作方法及电气设备系统

说明书

技术领域

本发明涉及半导体器件，特别是包含了具有芯片尺寸封装(CSP：Chip Size Package)结构的半导体芯片的半导体器件、及其制造方法以及使用了该半导体器件的电气设备系统。

背景技术

近年来，在半导体器件中，例如伴随着电子设备中的小型化要求，强烈要求实现其小型化和高密度化(高集成化)。为了对应这样的要求，在以往的半导体器件中，例如在日本特开平11-74407号公报所记载，提出了使用以CSP结构构成的半导体芯片的方案。

在此，参照图9具体说明上述现有的半导体器件。

图9A是以往的半导体器件的立体图，图9B是从图9A的箭头IXb方向看去的以往半导体器件的俯视图，图9C是以往的半导体器件的侧视图。

如图9所示，以往的半导体器件由在内部形成了2个功能电路块101、102的半导体芯片111构成。此外，在该以往的半导体器件中，在半导体芯片111的一面侧形成有多个焊锡球141，作为外部连接用的外部连接端子，可以同组装了该半导体器件的组件产品的安装基板电连接。此外，半导体芯片111以CPS结构构成，除了焊锡球141之外，其余都被封装。并且，在该以往的半导体器件中，同外部连接端子使用了管脚(引线框)的以往半导体器件不同，即使在对应高密度化而增加外部连接端子的设置数时，也能够实现小型化。

但是，在上述的以往半导体器件中，在实现了多功能化时，会存在其安装面积显著增加、或者安装作业需要很多的时间和工作的问题。

具体地说，在以往的半导体器件中，在一个半导体芯片内部增加了相互不同的多种多样的功能电路块的集成数(设置数)时，在这些功能电路块之间容易产生相互干扰。即，在以往的半导体器件中，在实现了多功能化时，容易发生隔离(isolation)特性的降低及伴随其的电气特性的降低等，需要增加被包含在该半导体器件中且安装在组件产品上的半导体芯片的设置数量。其结果，在以往的半导体器件中，难以抑制安装面积的增加。

再者，在组件产品的安装基板上安装半导体芯片的情况下，通常半导体芯片在被安装装置的臂等抓住的状态下被配置在安装基板上。因此，在以往的半导体器件中，除了多个半导体芯片的各个安装面积以外，需要在该安装基板上对于多个半导体芯片的每个确保用于在安装基板上配置各半导体芯片的空间。因此，在以往的半导体器件中，当实现了多功能化时，不仅导致其实质的安装面积的显著增加，安装作业还需要很多的时间和工作。

发明内容

鉴于上述问题，本发明的目的在于提供一种即使在实现了多功能化时，也能够抑制安装面积增加、并且简单地进行安装作业的半导体器件、及其制作方法、以及使用了该半导体器件的电气设备系统。

为了实现上述目的，本发明涉及的半导体器件具备：多个半导体芯片，以芯片尺寸封装结构构成；以及基材，基材，在上述多个半导体芯片的各半导体芯片的、形成有外部连接用的外部连接端子的连接面以外的表面上，该基材通过粘接材料被粘接，由此将该多个半导体芯片相互连结。

在如上所述地构成的半导体器件中，上述多个半导体芯片利用粘接材料及基材被相互连结。由此，即使在与上述以往例不同地实现多功能化时，也能够抑制安装面积的增加。并且，由于多个半导体芯片成为一体，所以能够简单地进行半导体器件的安装作业。

并且，这里说的半导体芯片不仅包括构成集成了多个功能的半导体集成电路(IC)的芯片(包括系统LSi等多功能芯片)，还包括晶体管、晶闸管等单功能的分立元件。

此外，希望在上述半导体器件中，上述基材在上述多个半导体芯片的各半导体芯片的与上述连接面相对置的对置面上通过粘接材料被粘接，由此将该多个半导体芯片相互连结。

该情况下，能够容易地确保基材和各半导体芯片之间的充分的粘接面积，能够容易地提高半导体器件的机械强度。

此外，希望在上述半导体器件中，上述基材使用金属材料构成。

该情况下，可以容易地构成具有优良的机械强度的半导体器件，并且能容易地提高半导体器件的散热特性。

此外，在上述半导体器件中，也可以是上述基材形成为包含L字形和T字形的多边形形状。

该情况下，在安装有上述半导体芯片的安装基板上利用对应于形状的记载进行连结，能够极力抑制半导体器件的安装面积的增加，并且，能够提高该半导体器件的使用性并容易地实现安装作业的简单化。

此外，希望在上述半导体器件中，在上述基材上设有被配置在2个上述半导体芯片之间并阻止该2个半导体芯片直接接触的保护部。