[发明专利]集成电路模拟方法与系统、静态随机存取存储器设计方法

说明书

技术领域

本发明涉及一种集成电路，特别涉及一种集成电路模拟(modeling)方法，还涉及在负偏压热不稳定应力下预测集成电路行为。

背景技术

集成电路实际行为相关的问题已存在多年。在过去，由于设计的是相对大尺寸的集成电路，因此负偏压热不稳定(negative-bias thermal instability，NBTI)相关的问题尚未对设计产生重大的影响。然而，随着集成电路尺寸的缩小，NBTI相关的问题变的越来越重要。对于使用0.13微米或更小尺寸技术的设计，特别对于需要高可靠度和/或高功效的电路的设计，为了使电路功效达到最大值，NBTI相关的分析必须在电路设计时加以考虑。确定可靠度相关的功效问题在早期设计阶段代表更快且更可靠的终端产品，其具有显著减少的晶片重新设计(re-spin)、硅的浪费以及可能为上百美元的金额的花费的问题。

一个NBTI相关的问题的例子为静态随机存取存储器(static randomaccess memory，SRAM)单元在NBTI应力下最小供应电压(Vccmin)下降的问题，例如在高电压和/或高温的情况下。最小供应电压(Vccmin)的电压为从SRAM存储器单元读取数据的最小电压与向SRAM存储器单元写入数据所需的最小电压中的较高值。由于最小供应电压(Vccmin)会影响SRAM的功效与可靠度，并且由于最小供应电压(Vccmin)在NBTI的影响下会漂移，使得在NBTI的应力下预测最小供应电压(Vccmin)的行为对于设计SRAM存储器而言变得相当重要。

现存的模拟方法并未提供电路设计者在NBTI的影响下预测集成电路行为的工具。例如，在SPICE模拟软件中决定SRAM单元的最小供应电压(Vccmin)时，首先需将SRAM单元的电路参数输入SPICE，接着由SPICE决定静态噪音容限(static noise margin，SNM)，以及SRAM单元节点的写入容限(write margin，WM)，接着可计算出读取与写入的最小供应电压，而SRAM的最小供应电压(Vccmin)为读取电压(Read Vccmin)与写入电压(Write Vccmin)两者的较高值。

传统的方法中对于各模拟的SRAM单元仅提供一个Vccmin值，因此无法提供具有多个SRAM单元的SRAM阵列的行为。此外，SPICE的模拟不会提供SRAM在NBTI应力下的行为，因此设计者缺乏用以预测存储器阵列行为而使设计最佳化的工具。

因此，需要为设计者提供一种解决方法以发现可能的问题，使设计者可考虑一些情况而进行设计，例如Vccmin的漂移或电压的过量等情况，并且使设计者可补偿以上问题而不会牺牲集成电路的功效。

发明内容

根据本发明的一实施例，一种集成电路模拟方法包括提供电路模拟器，使用产生随机数值的方法产生电路的一组电路参数，其中上述产生随机数值的方法反应出多个测量到的电路参数的统计分布，以及通过将上述电路参数组分配至上述电路模拟器产生上述电路的目标功效参数。

根据本发明的一实施例，一种静态随机存取存储器的设计方法，适用于最佳化上述静态随机存取存储器的操作电压功效，上述静态随机存取存储器的设计方法包括提供电路模拟器，提供程序变量产生器，用以使用随机技术产生包括多个静态随机存，提供功效参数分布产生器，用以使用上述随机技术产生上述电路的功效参数的第二统计分布，以及使用上述第一统计分布与上述第二统计分布产生上述电路的多个读取电压与多个写入电压的应力前统计分布。

根据本发明的一实施例，一种用于模拟集成电路的模拟系统，包括程序变量产生器，产生程序参数的统计分布，以及电路模拟器，接收从上述程序参数的上述统计分布撷取的多个电路参数，并用以产生目标功效参数的统计分布。

根据本发明的一实施例，适用于模拟集成电路的模拟系统，包括，程序变量产生器，产生程序参数的第一统计分布，功效参数分布产生器，产生上述程序参数的第二统计分布，应力产生器，在应力条件下产生上述程序参数的第三统计分布，以及电路模拟器，接收根据上述第一统计分布、上述第二统计分布与上述第三统计分布随机产生的数据，并且产生目标功效参数的统计分布。

附图说明

图1显示根据本发明的一实施例所示的流程图。

图2显示一六晶体管静态随机存取存储器(6T SRAM)的电路图。

图3显示根据本发明的一实施例所示的流程图，其中可决定出多个SRAM单元的Vccmin分布。