[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

近年，在很多情况下，在相同的衬底上利用薄膜晶体管(ThinFilm Transistor：以下称为TFT)来形成各种电路。但是，在利用TFT来形成各种电路的情况下，必须形成对应于各电路且具有不同结构的TFT。这是因为如下缘故：例如，对显示装置来说，像素部中的TFT的工作条件并不总是完全相同于驱动电路中的TFT的工作条件，因此要求各个TFT具有不同的特性。

由n沟道型TFT构成的像素部中的TFT起开关元件的作用并且将电压施加到液晶来进行驱动。像素部中的TFT被要求具有十分低的截止电流值，以便在一帧期间内储存积累在液晶层中的电荷。另一方面，驱动电路中的缓冲电路等被施加高驱动电压，因此必须提高驱动电路中的元件的耐压，以使它即使在施加高电压时也不被毁坏。此外，为了提高导通电流驱动能力，必须确保足够的导通电流值。

作为用来降低截止电流值的TFT的结构，存在着具有低浓度漏区(以下也称为LDD区)的结构。该结构在沟道形成区和掺杂有高浓度杂质元素的源区或漏区之间具有掺杂有低浓度杂质元素的区域。

此外，作为用来防止热载流子所导致的导通电流值的退化的方法，存在着LDD区被配置为中间夹着栅绝缘膜与栅电极重叠的结构(在本说明书中称为GOLD(栅极重叠LDD)结构)。通过采用这种结构，漏附近的高电场被缓和，因此可以减小热载流子所导致的导通电流值的退化。注意，在本说明书中，中间夹着栅绝缘膜与栅电极不重叠的LDD区被称为Loff区，中间夹着栅绝缘膜与栅电极重叠的LDD区被称为Lov区。

此处，Loff区抑制截止电流值的效果大，但是通过缓和漏附近的电场来防止热载流子所导致的导通电流值的退化的效果小。另一方面，Lov区缓和漏附近的电场来防止导通电流值的退化的效果大，但是抑制截止电流值的效果小。因此，根据每一种电路，必须制造具有对应于所要求的特性的结构的TFT。

此外，对导通电流来说，也存在着降低接触电阻来提高导通电流的方法，该接触电阻是TFT的寄生电阻。具体地说，在源区和漏区中提供硅化镍，以降低与布线的接触电阻(例如，参照专利文件1)。

[专利文件1]日本专利申请公开2006-156971号公报

在专利文件1所记载的结构中，不容易控制中间夹着栅绝缘膜与栅电极不重叠的LDD区(Loff区)中的杂质浓度。

发明内容

于是，本发明的目的在于在微小的TFT中控制Loff区的杂质浓度。本发明的目的还在于即使在微小的TFT中也使其TFT结构适合于各种电路功能，从而提高半导体装置的工作特性和可靠性。此外，本发明的目的还在于减少制造工序的数目来谋求实现制造成本的减少和成品率的提高。

在本发明中，通过使形成在LDD区内的Loff区上方的栅绝缘膜的膜厚薄，来控制Loff区的杂质浓度。

通过过蚀刻成为栅电极的导电膜，来蚀刻位于栅电极的外侧的栅绝缘膜，而使Loff区上方的栅绝缘膜的膜厚薄。当经过其膜厚薄的栅绝缘膜将杂质引入到半导体膜中时，可以使杂质浓度的峰值位于半导体膜内的下层或者半导体膜下，因此半导体膜中的杂质浓度降低。由此，可以降低截止电流(Ioff)。

注意，过蚀刻是指：为了在蚀刻工序所需要的图案之间不留下渣滓而从应有蚀刻时间(just etching time)或者检测出等离子体发光强度的变化的时间(有时也称为应有蚀刻时间)开始连续或者改变蚀刻条件地继续进行蚀刻处理，该应有蚀刻时间是从蚀刻速度和膜厚度算出来的。

注意，在本说明书中，为了方便起见将具有由至少两层构成的层合结构的一种栅电极称为帽子型栅电极，其中下层的栅电极的栅长度(沟道长度方向的长度)长于上层的栅电极的栅长度(沟道长度方向的长度)，并且上层的栅电极的厚度厚于下层的栅电极的厚度。下层的栅电极的截面可以为折扇形或矩形。

此外，在本说明书中，半导体装置是指通过利用半导体而发挥功能的所有元件以及装置，并且将薄膜晶体管、无线芯片、显示装置、电子设备包括在其范畴内。

本发明的半导体装置具有Loff区，所以可以降低截止电流。Loff区上的栅绝缘膜的膜厚度通过当形成栅电极时的过蚀刻而变薄，并且Loff区中的杂质浓度轮廓在半导体膜下面具有其峰值。由此，可以使Loff区中的剂量成为更小值，并且截止电流进一步降低。反之，Lov区以及沟道形成区上的栅绝缘膜的厚度厚。此外，本发明的半导体装置具有Lov区，所以可以防止热载流子退化并且提高可靠性。