[发明专利]半导体结构的形成方法有效
申请号: | 200710160007.X | 申请日: | 2007-12-20 |
公开(公告)号: | CN101465325A | 公开(公告)日: | 2009-06-24 |
发明(设计)人: | 李崝嵘;张怡君;石信卿;蒋汝平;廖修汉 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 田 野 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 形成 方法 | ||
1.一种半导体结构的形成方法,该方法包括以下步骤:
提供一基底,该基底包括一数组区及一周边区,且该数组区中包括多个第一栅极堆栈,而该周边区中包括一低电压组件的第二栅极堆栈及一高电压组件的第三栅极堆栈;
形成一第一介电层覆盖于所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈的上方及侧壁;
沉积一第二介电层于该第一介电层上;
移除位于所述第一栅极堆栈及该第二栅极堆栈上的该第二介电层,而留下该第三栅极堆栈上的该第二介电层;
再次沉积该第二介电层于所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈上;
回蚀刻所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈上的该第二介电层,以露出所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈上的顶部部分的该第一介电层;
移除该数组区中的该第二介电层以露出该第一介电层;以及
回蚀刻该第一介电层以露出所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈的上表面,而于所述第一栅极堆栈、该第二栅极堆栈、及该第三栅极堆栈的侧壁分别形成一第一间隙壁、一第二间隙壁、及一第三间隙壁;
其中该第三间隙壁的厚度大于该第二间隙壁,而该第二间隙壁的厚度大于该第一间隙壁。
2.如权利要求1所述的半导体结构的形成方法,其中该第一介电层及该第二介电层的材质选自下列的相异材料,包括氧化硅、氮化硅、或氮氧化硅。
3.如权利要求1所述的半导体结构的形成方法,其中在移除位于所述第一栅极堆栈及该第二栅极堆栈上的该第二介电层之前,还包括先形成一第一光阻层以保护该第三栅极堆栈。
4.如权利要求1所述的半导体结构的形成方法,其中在移除该数组区中的该第二介电层以露出该第一介电层之前还包括先形成一第二光阻层以保护该第二栅极堆栈及该第三栅极堆栈。
5.如权利要求1所述的半导体结构的形成方法,其中该第一介电层的回蚀刻将该第二间隙壁及该第三间隙壁中的该第一介电层蚀刻成L型。
6.如权利要求1所述的半导体结构的形成方法,还包括以该第一间隙壁、该第二间隙壁、或该第三间隙壁为掩模而对该基底进行一离子植入工艺以形成至少一源极/漏极区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710160007.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造