[发明专利]印刷线路板及其制作方法

说明书

技术领域

本发明涉及电磁兼容设计和高速信号完整性分析技术领域，特别涉及一 种印刷线路板及其制作方法。

背景技术

随着电子技术的发展，半导体芯片的处理速度越来越快，上升和下降时 间越来越短，于是在芯片逻辑切换时容易产生电源电压降和地弹问题，特别 是大量门电路同时开关的时候，这种问题就更为严重。为了避免或者减轻所 述问题，通常是在半导体芯片的电、地引脚之间设置去耦电容，为了取得最 佳的去耦效果，要求半导体芯片的电、地引脚与去耦电容间的连线距离越短 越好。

对于目前高细微程度、高接脚数的半导体封装而言，球型栅极阵列(ball  grid array，BGA)是一种先进的封装方式，所述封装方式在印刷线路板的背面 按阵列方式制作出球形凸点用以代替引脚，两种典型的含有BGA封装结构的 电路板的结构如附图1和附图2所示，附图1中，印刷线路板的封装表面11上包 含有多个电接点10，所述的电接点10在封装表面11的周边成环形安排，所述 的电接点10包括半导体芯片的所有引脚，包括接地引脚、电源引脚以及其它 的信号引脚。附图2中，印刷线路板的封装表面22上包含有多个电接点20，所 述的电接点20在封装表面22的周边以及中心都成环形安排，所述的电接点20 包括半导体芯片的所有引脚，包括接地引脚、电源引脚以及其它的信号引脚。 对于含有所述的BGA封装结构的印刷线路板设计，由于电接点20紧密排布， 间距比较小，所以去耦电容只能设置在所述BGA封装结构的四周，使BGA封 装结构中的作为电、地引脚的电接点与去耦电容间的连线距离加大，使得去 耦电容的去耦效果大为降低。

所述的印刷线路板的内部结构参考附图3所示，附图中的111、112、 113......11(N-1)、11N表示所述的印刷线路板的第一配线层，第二配线层...... 第N配线层，N为正整数，通孔303贯穿第1至第N配线层，通孔303的孔壁上镀 有一层金属例如铜来作为连接各层的焊盘(图中未表示)，用于印刷线路板 层与层之间的信号连接，202表示连接焊盘，位于印刷线路板的第一配线层和 第N配线层，用于封装半导体芯片以及其它器件，所述印刷线路板的每一个导 电层都还有通孔焊盘，用于印刷线路板同一层内部的信号线连接。所述印刷 线路板的制作方法是先在印刷线路板的第1配线层至第N配线层层形成通孔 101，所述通孔与第一配线层以及第N配线层的连接焊盘一一对应，所述连接 焊盘作为印刷线路板上半导体器件的接地引脚、电源引脚以及其它的信号引 脚。所述的制作方法形成的印刷线路板的BGA封装件的结构如附图1以及附图 2所示，导致去耦电容只能设置在所述半导体芯片封装表面的四周，半导体芯 片的电源引脚、接地引脚与去耦电容间的连线距离加大。

申请号为00819211.1的中国专利申请文件给出了一种印刷电路板组件 100，参考附图4所示，包括：印刷电路板101，其中该印刷线路板101包括至 少一个接触焊垫，该至少一个接触焊垫形成球栅阵列(BGA)足迹102，以及BGA 封装件110，所述BGA封装件具有至少一个接点，电连接至所述接触焊垫，以 及电容器封装件103插置于该印刷线路板101和该BGA封装件110之间，107为 印刷电路板101上连接的半导体芯片。所述专利中，由于所述电容器封装件103 插置在印刷线路板101和该BGA封装件110之间，因此，对于电容器封装件的 厚度有较大的限制，仅仅适用较薄的电容器封装件，而且，对封装工艺也提 出了更高的要求。

发明内容

有鉴于此，本发明解决的技术问题是提供一种印刷线路板及其制作方法， 可以提高去耦电容的去耦效果。

一种印刷线路板，具有N层配线层，分别是第一配线层，第二配线层， 依此类推，第N-1配线层，以及第N配线层，还包括：

位于所述印刷线路板的第一配线层上的至少一个第一类连接焊盘，用于 电连接半导体封装件；

位于所述的印刷线路板的第二配线层至第N-1配线层中的任意一个配线 层上的至少一个第二类连接焊盘，用于与半导体封装件的信号引脚电连接；

位于所述的印刷线路板的第N配线层上的至少一个第三类连接焊盘，用 于与半导体封装件的接地或者电源引脚电连接；

贯穿所述印刷线路板的第一配线层至第二配线层、第一配线层至第三配 线层或者第一配线层至第N-1配线层的至少一个盲孔，所述盲孔位置与第二 类连接焊盘的位置一一对应，盲孔内具有导电材料；