[发明专利]半导体装置

权利要求书

1.一种半导体装置，其特征在于包括：

封装衬底；和

第1以及第2半导体芯片，具有长方形的上面，在上述封装衬底上叠层，

上述第1半导体芯片具有沿着1条短边设置的多个第1焊盘，

上述第2半导体芯片具有沿着1条短边设置的多个第2焊盘，

叠层为由上述第2半导体芯片的长边和没有设置上述多个第2焊盘的短边组成的顶点，和由上述第1半导体芯片的长边和没有设置上述多个第1焊盘的短边组成的顶点在上下重合，第1以及第2半导体芯片的长边交叉。

2.根据权利要求1所述的半导体装置，其特征在于还包括：

具有长方形的上面的第3半导体芯片，

上述第3半导体芯片具有沿着1条短边设置的多个第3焊盘，

第2半导体芯片配置在第1以及第3半导体芯片之间，

上述第3半导体芯片叠层在上述第2半导体芯片上，以使由上述第3半导体芯片的长边和设置上述多个第3焊盘的短边组成的顶点，和由上述第2半导体芯片的长边和未设置上述多个第2焊盘的短边组成的顶点在上下重合，上述第2以及第3半导体芯片的长边交叉，设置有上述第3焊盘的短边位于和设置有上述第1焊盘的短边的位置相反的方向上。

3.一种半导体装置，其特征在于包括：

封装衬底；和

层叠在上述封装衬底上的第1以及第2半导体芯片，

上述第1半导体芯片具有沿着2条短边分别设置的第1以及第2焊盘，

上述第2半导体芯片具有沿着2条短边分别设置的第3以及第4焊盘，

上述封装衬底具有为了包围上述第1以及第2半导体芯片而配置在封装衬底上的第1至第4衬底焊盘，

上述第1以及第3衬底焊盘用形成在上述封装衬底表面上的第1衬底配线连接，

上述第2以及第4衬底焊盘用形成在上述封装衬底表面上的第2衬底配线连接，

上述第1以及第2衬底配线经由形成在上述封装衬底内的端子接头部，用设置在比上述封装衬底表面下层的第3衬底配线连接，

上述第2半导体芯片配置在上述第1半导体芯片的上述第1以及第2焊盘之间，为了使上述第1以及第2半导体芯片的长边交叉，层叠在上述第1半导体芯片上。

4.一种半导体装置，其特征在于包括：

封装衬底；

具有长方形的上面，沿着1条长边设置多个焊盘的第1至第4半导体芯片，

上述第1以及第2半导体芯片为了使未设置上述焊盘的长边之间接触而并排配置在封装衬底上，

上述第3以及第4半导体芯片并排层叠在上述第1以及第2半导体芯片上，以使未设置上述焊盘的长边之间接触、上述第3以及第4半导体芯片的短边和上述第1以及第2半导体芯片的短边在上下重合。

5.一种存储卡，其特征在于：

具有权利要求1至4的任意一项所述的半导体装置。