[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，涉及多芯片封装。

背景技术

近年，手机和便携信息处理终端装置、小型音响装置等的可以携带的电子机器的需求正在急剧增加。

为了响应此要求，正在尝试半导体装置的小型化、轻薄化。

因此，把在1个半导体芯片中存储多个系统的SOC(System OnChip：片上系统)技术，和在1个封装衬底上层叠多个半导体芯片的多芯片封装(MCP：Multi Chip Package)技术正用于半导体装置。

SOC技术是在1个半导体芯片上装载多个系统的技术。相对于此，MCP技术是在1个封装上安装多个半导体芯片的技术。

MCP技术通过研究多个半导体芯片的叠层方法，能够谋求小型化(例如，参照专利文献1(特开2005-286126号公报))。

在MCP构造中，为了连接半导体芯片的输入输出用焊盘和封装衬底的焊盘，使用导线焊接。因而，在半导体芯片的焊盘附近需要用于导线焊接的适宜的空间。

因此，将间隔基配置在叠层的2个半导体芯片之间，由此，确保用于导线焊接的空间。

但是，由于使用该间隔基，因而MCP的厚度方向的尺寸增大。

此外，如果叠层在封装衬底上的半导体芯片的数量增多，则焊盘数以及导线数也增多。因此，封装衬底和半导体芯片之间的接线变得复杂，还有导线之间发生短路的担忧。进而，形成在封装衬底上的衬底配线的走线也变得复杂。

发明内容

本发明的例子提出了能够使多芯片封装小型化以及轻薄化，此外能够使封装内的接线简化的技术。

本发明的例子的半导体装置，具备：封装衬底；和第1以及第2半导体芯片，具有长方形的上面，在上述封装衬底上叠层，上述第1半导体芯片具有沿着1条短边设置的多个第1焊盘，上述第2半导体芯片具有沿着1条短边设置的多个第2焊盘，叠层为由上述第2半导体芯片的长边和没有设置上述多个第2焊盘的短边组成的顶点，和由上述第1半导体芯片的长边和没有设置上述多个第1焊盘的短边组成的顶点在上下重合，第1以及第2半导体芯片的长边交叉。

本发明的例子的半导体装置，具备：封装衬底；和层叠在上述封装衬底上的第1以及第2半导体芯片，上述第1半导体芯片具有沿着2条短边分别设置的第1以及第2焊盘，上述第2半导体芯片具有沿着2条短边分别设置的第3以及第4焊盘，上述封装衬底具有为了包围上述第1以及第2半导体芯片而配置在封装衬底上的第1至第4衬底焊盘，上述第1以及第3衬底焊盘用形成在上述封装衬底表面上的第1衬底配线连接，上述第2以及第4衬底焊盘用形成在上述封装衬底表面上的第2衬底配线连接，上述第1以及第2衬底配线经由形成在上述封装衬底内的端子接头部，用设置在比上述封装衬底表面下层的第3衬底配线连接，上述第2半导体芯片配置在上述第1半导体芯片的上述第1以及第2焊盘之间，为了使上述第1以及第2半导体芯片的长边交叉，层叠在上述第1半导体芯片上。

本发明的例子的半导体装置，具备：封装衬底；具有长方形的上面，沿着1条长边设置多个焊盘的第1至第4半导体芯片，上述第1以及第2半导体芯片为了使未设置上述焊盘的长边之间接触而并排配置在封装衬底上，上述第3以及第4半导体芯片并排层叠在上述第1以及第2半导体芯片上，以使未设置上述焊盘的长边之间接触、上述第3以及第4半导体芯片的短边和上述第1以及第2半导体芯片的短边在上下重合。

如果采用本发明的例子，则能够使多芯片封装小型化以及轻薄化，此外，能够简化封装内的接线。

附图说明

图1是表示半导体芯片的基本构造的侧视图。

图2是第1种实施例的侧视图。

图3是第1种实施例的平面图。

图4是沿着图3的IV-IV线的剖面图。

图5是沿着图3的V-V线的剖面图。

图6是表示封装衬底的配线布线的模式图。

图7是表示封装衬底的配线布线的模式图。

图8是表示第2种实施例的构造的侧视图。

图9是第2种实施例的平面图。

图10是沿着图9的X-X线的剖面图。

图11是沿着图9的XI-XI线的剖面图。

图12是表示封装衬底的配线布线的模式图。

图13是表示封装衬底的配线布线的模式图。

图14是表示封装衬底的配线布线的模式图。

图15是表示第2种实施例的应用例子的侧视图。

图16是表示第2种实施例的变形例子的侧视图。

图17是表示第2种实施例的变形例子的侧视图。

图18是沿着图17的XVIII-XVIII线的剖面图。