[发明专利]栅氧化膜的制造方法

说明书

本申请文件是2005年6月9日提交的第200510091367.x号发明专利申请的分案申请。

技术领域

本发明涉及适于在制造MOS型IC等时使用的栅氧化膜的制造方法，且更具体地涉及在一个热氧化工艺中形成的具有彼此不同厚度的多个栅氧化膜的制造方法。

背景技术

常规公知的，当制造MOS型IC等时，在半导体衬底上形成具有彼此不同厚度的多个MOS型晶体管。除涉及的这种技术之外，还提出了在一个热氧化工艺中形成具有彼此不同厚度的多个栅氧化膜的各种类型的方法。图16至图18示出了栅氧化膜形成方法的一个实例。日本特开专利2000-195968的全部内容并入这里，作为栅氧化膜形成方法的细节参考。

在图16示出的工艺中，通过选择性氧化工艺在硅衬底1的一个主表面上形成由硅氧化膜制成的场绝缘膜2。其后，通过热氧化工艺分别在绝缘膜2的元件口(element hole)2a和2b内的表面上形成由硅氧化膜制成的牺牲氧化膜3a和3b。氧化膜3a和3b的厚度都约为15nm。

接下来，在衬底表面上，通过光刻工艺形成具有对应元件口2a的孔4a的抗蚀剂层4。用抗蚀剂层4作掩模并经由氧化膜3a通过注入氩(Ar)离子，在元件口2a的表面上形成离子注入层5。此时的加速电压约为15keV。在离子注入层5中，因为通过离子注入破坏了硅的结晶性，所以硅的氧化速度将增加。

在图17示出的工艺中，在通过化学处理等除去抗蚀剂层4之后，通过氟化氢处理来除去氧化膜3a和3b。当氧化膜3a和3b的厚度为15nm时，在除去30nm厚度氧化膜的条件下进行氟化氢处理。因此，绝缘膜2也变得略薄些。其后，对硅衬底1的表面进行具有蚀刻效应的清洗工艺如RCA清洗作为热工艺的先行工艺。

在图18示出的工艺中，通过热工艺在元件口2a和2b内的表面上形成由硅氧化膜形成的氧化膜6a和6b。通过在制作50nm厚度栅氧化膜的条件下进行热工艺，可以获得80-100nm厚度的硅氧化膜作为栅氧化膜6a，因为在元件口2a内的硅表面附近通过离子注入层5使得硅的氧化速度加速。然后，通过标准的硅栅工艺等在元件口2a和2b内形成分别具有氧化膜6a和6b作为栅绝缘膜的第一和第二MOS型晶体管。

根据上述的现有技术，通过一个热氧化工艺形成具有不同厚度的栅氧化膜6a和6b增加了生产率，且因为在形成和除去抗蚀剂层4时由牺牲氧化膜3a和3b覆盖了硅的表面，所以通过避免污染硅表面可以获得高的可靠性。

然而，在低的加速电压如约15keV下经由牺牲氧化膜3a进行Ar离子的注入，且因此，因为注入离子的范围约为17.1nm，所以在硅表面附近的浅区域中形成离子注入层5。因此，在图17示出的工艺中，当在除去牺牲氧化膜3a和3b之后，进行具有蚀刻效应的清洗工艺如RCA清洗作为热氧化工艺的先行工艺，通过蚀刻除去了具有最高离子密度的离子注入层5的表面部分。当其后进行图18中的热工艺时，通过向外扩散(out-diffusions)进一步降低了离子注入层5中的离子密度。因此，元件口2a中的氧化效率将降低，且相比氧化膜6b，使得获得具有足够厚度的氧化膜6a困难。

发明内容

本发明的目的之一在于提供一种栅氧化膜的制造方法，其当通过一个热氧化工艺形成具有不同厚度的多个栅氧化膜时能够有效地进行厚的栅氧化。

根据本发明的一个方面，提供了一种栅氧化膜的制造方法，包括如下步骤：(a)制备半导体衬底；(b)在半导体衬底的一个主表面上形成具有第一和第二元件口的场绝缘膜；(c)通过第一热氧化工艺在第一和第二元件口内的半导体表面上分别形成第一和第二牺牲氧化膜；(d)在场绝缘膜上形成抗蚀剂层，该抗蚀剂层暴露出第一元件口且覆盖第二元件口；(e)在20至50keV的加速电压和1×10¹⁴至2×10¹⁶ions/cm²的剂量的条件下，用抗蚀剂层作掩模，通过将氩离子经由第一牺牲氧化膜注入到第一元件口内的半导体部分中形成离子注入层；(f)在形成离子注入层之后除去抗蚀剂层；(g)在除去抗蚀剂层之后除去第一和第二牺牲氧化膜；以及(h)在除去第一和第二牺牲氧化膜之后，通过第二热工艺在第一和第二元件口中的半导体表面上分别形成第一和第二栅氧化膜，其中由于基于离子注入层的加速氧化，第一栅氧化膜形成得比第二栅氧化膜厚。