[发明专利]制造半导体器件的方法

说明书

相关申请的交叉参考

本发明要求2006年9月29日提交的韩国专利申请10-2006-0096465的优先权，通过引用将其全部并入。

技术领域

本发明涉及制造半导体器件的方法，更具体涉及制造包括定位塞(landing plug)的半导体器件的方法。

背景技术

当在80nm或更小线宽的半导体器件中使用氟化氩(ArF)进行波长193nm的光刻工艺的时候，随着典型的蚀刻工艺原理一般需要附加条件，即精确的图案形成和垂直的蚀刻外形。所述条件是指抑制可能在蚀刻期间产生的光刻胶变形。因此，当制造80nm或更小的半导体时，开发可满足典型条件和抑制图案变形的附加条件的改进的工艺条件变得重要。同时，随着集成规模的加快，构成半导体器件的各种元件形成为堆叠结构。因此，引入接触塞(或垫)。在形成这些接触塞时，已经典型地采用了利用自对准接触(SAC)方法的定位塞接触技术。定位塞接触技术用于在底部部分中利用最小的表面积来扩大接触表面积，并在上部中相对于后续过程扩大加工裕度(process margin)。

图1说明制造半导体器件的典型方法的横截面图。在衬底11上形成栅极图案G。每个栅极图案包括配置有栅极绝缘层12、栅极导电层13和栅极硬掩模14的堆叠结构。在栅极图案G的表面轮廓上形成蚀刻停止层(未显示)。在所得结构上形成绝缘层。平坦化所述绝缘层直到暴露栅极硬掩模14。在平坦化绝缘层的特定区域上形成光刻胶图案17。在光刻胶图案17和平坦化绝缘层之间形成抗反射涂层16。利用光刻胶图案17作为蚀刻阻挡层来蚀刻平坦化绝缘层以形成暴露相邻的栅极图案G之间的衬底11的接触孔18。形成所述接触孔18的工艺称为自对准接触(SAC)蚀刻工艺。附图标记15表示图案化的绝缘层15。

在上述的典型方法中，形成接触孔18的蚀刻工艺使用包括C_xF_y气体和C_aH_bF_c气体的气体，其中C_xF_y气体含有氟(F)和碳(C)，其中x和y分别表示C和F的原子比，其范围为约1到约10，C_aH_bF_c气体含有C、氢(H)和F，其中a、b和c分别表示C、H和F的原子比，范围为约1到约10。例如，C_aH_bF_c气体包括CH₂F₂。

然而，随着集成规模的增加，栅极图案的垂直高度增加。因此，在SAC蚀刻过程中，不可避免地会针对对应于增加的蚀刻目标的量而过度使用蚀刻气体或增加蚀刻时间。因此，在栅极硬掩模14中可能产生蚀刻损失‘A’，导致降低的肩部裕度(shoulder margin)并引起接触孔洞未打开事件‘B’。

美国专利US6174451B1、US5869404B1和US6569778B2、和美国专利申请公开US20060003571A1给出了改进上述限制的现有技术。然而，可能难以控制这些现有技术中蚀刻工艺复杂的蚀刻变量，这是因为在蚀刻工艺期间加入C_aH_bF_a气体或C_xF_y气体。

发明内容

本发明的实施方案涉及提供制造半导体器件的方法，其可改善接触孔的接触未打开事件，同时最小化栅极硬掩模的损失。

根据本发明的一个方面，提供一种制造半导体器件的方法，所述方法包括：在衬底上形成第一图案；在所述第一图案上形成基于氧化物的层；在所述基于氧化物的层上形成硬掩模层；在第一衬底温度下蚀刻所述硬掩模层；和蚀刻所述基于氧化物的层以形成第二图案，其中在大于第一衬底温度的第二衬底温度下，用包括氟(F)和碳(C)的气体作为主蚀刻气体蚀刻所述基于氧化物的层。

根据本发明的另一个方面，提供一种制造半导体器件的方法，所述方法包括：在衬底上形成多个栅极图案，每个栅极图案包括配置有导电层和基于氮化物的层的堆叠结构；在所述栅极图案上形成用于绝缘的基于氧化物的层；在所述基于氧化物的层上形成硬掩模层；在第一衬底温度下利用光刻胶图案蚀刻所述硬掩模层；和在第二衬底温度下利用所述基于氧化物的层和所述基于氮化物的层之间的选择性进行自对准接触蚀刻工艺来蚀刻所述基于氧化物的层以形成接触孔，其中使用包括氟(F)和碳(C)的气体作为主蚀刻气体蚀刻所述基于氧化物的层。