[发明专利]断言测试程序及方法

权利要求书

1.一种用于测试为逻辑程序写入断言的断言程序，其中，该逻辑程序被配置成可以在模拟程序中模拟，该断言程序不同于模拟程序，以及该断言程序不同于该逻辑程序，该断言程序包含：

用于确定该断言中的至少一个变量的逻辑程序；

用于确定该断言中的该至少一个变量的值的逻辑程序；

用于确定与该断言的违反相对应的变量的至少一个值的逻辑程序；以及

用于显示与该断言的违反有关的该至少一个确定值的逻辑程序。

2.根据权利要求1所述的断言程序，其中，配置成确定与该断言的违反相对应的变量的至少一个值的逻辑程序包括配置成测试该断言中的至少一个变量的所有值的逻辑程序。

3.根据权利要求1所述的断言程序，还包含一逻辑程序，用于将与该断言的违反有关的至少一个确定值显示成图形波形。

4.根据权利要求1所述的断言程序，还包含一逻辑程序，用于从该模拟程序接收该断言。

5.根据权利要求1所述的断言程序，还包含一逻辑程序，用于帮助将该断言插入该逻辑程序中。

6.根据权利要求1所述的断言程序，其中，该断言是用如下语言的至少一种写成的：VHDL、Verilog、SVA、OVA、和PSL。

7.一种用于测试为逻辑程序写入断言的方法，该逻辑程序可以在模拟程序中模拟，该方法包含：

接收独立于逻辑程序和独立于模拟程序的该断言，其中，该断言包括来自该模拟程序的至少一个变量；

确定该断言中的至少一个变量；

测试独立于该逻辑程序和模拟程序的该断言，其中，测试该断言包括用至少一个变量的至少一个值测试该断言；以及

确定该断言的至少一次违反。

8.根据权利要求7所述的方法，还包含确定该断言是否正确地运行。

9.根据权利要求7所述的方法，还包含帮助将该断言插入该逻辑程序中。

10.根据权利要求7所述的方法，其中，该断言是用如下语言的至少一种写成的：VHDL、Verilog、SVA、OVA、和PSL。

11.根据权利要求7所述的方法，其中，测试该断言包括测试该断言中的至少一个变量的所有值。

12.根据权利要求7所述的方法，其中，该断言包括数个变量，和其中，测试该断言包括测试该数个变量的值的所有置换。

13.根据权利要求7所述的方法，还包含显示与确定的该断言的至少一次违反相联系的至少一个值。