[发明专利]断言测试程序及方法

说明书

技术领域

本发明涉及计算机测试程序，特别是涉及一种用于测试为逻辑程序写入断言的方法。该逻辑程序可以在模拟程序中模拟。

背景技术

在微芯片设计领域中，芯片设计人员和编程人员可以写入代表所需逻辑的复杂算法。取决于特定项目和特定芯片设计人员，可以以数种编程语言的任何一种写入算法，这些编程语言包括超高速集成电路硬件描述语言(缩写成VHSIC-HDL或VHDL)、Verilog、C++等，但不局限于这些。另外，随着这些算法越来越复杂，芯片设计人员或编程人员可以实现各种各样的技术来保证算法的精确性。时常，芯片设计人员将注释包括在程序中，以便当调度或改进算法时，芯片设计人员可以更清楚地了解算法的运作，而不用非得模拟或合成算法不可。

编程人员和芯片设计人员为了保证算法的精确性使用的另一种技术是插入程序本身内的断言函数(assertion function)。虽然一些编程和硬件描述语言(HDL)将断言函数包括在它们的库中，但仍然存在可以作为模拟程序(计算机、合成器等)的一部分运行的其它更特殊断言程序，以便更简明和更容易地在编程语言内执行断言。更具体地说，System Verilog Assertion(SVA)、Property Specifica-tion Language(PSL)和Open Vera Assertion(OVA)可以用作HDL的一部分，以提供更全面的断言函数。

虽然这些程序可以帮助编程人员或芯片设计人员开发出所需逻辑和保证它的精确性，但在当前技术中仍然存在一些问题。更具体地说，随着算法(因此，描述逻辑的逻辑程序)的复杂性不断提高，断言会变得越来越有价值。但是，随着算法越来越复杂和输入和其它的变量的数量不断增加，断言会变得更难以实现。取决于特定编程语言和配置，编程人员或芯片设计人员可能希望单独确定每个输入的值。另外，编程人员可能没有简单的方法测试算法内的内部变量来确定断言是否像所希望的那样运行。更具体地说，当编程人员或芯片设计人员创建包括断言的程序时，编程人员或芯片设计人员一般人工地确定每个输入的值和进行模拟。根据模拟生成的值，编程人员或芯片设计人员可以确定程序是否正常运行，和断言是否正常运行。编程人员遇到的一个问题是可能无法容易地确定断言是否正常运行，因此，可能无法容易地确定程序是否正常运行。

因此，在工业上存在解决上述缺陷和不足的迄今未解决需要。

发明内容

包括在本说明书中的是用于测试为逻辑程序写入断言的断言程序的实施例。该断言程序的至少一个实施例包括用于确定断言中的至少一个变量的逻辑程序、和用于确定断言中的至少一个变量的值的逻辑程序。其它实施例包括用于确定与断言的违反相对应的变量的至少一个值的逻辑程序、和用于显示与断言的违反有关的该至少一个确定值的逻辑程序。

包括在说明书中的还有测试为逻辑程序写入断言的方法的实施例，该逻辑程序可以在模拟程序中模拟。该方法实施例包括接收独立于逻辑程序和独立于模拟程序的断言，其中，该断言包括来自模拟程序的至少一个变量。该方法实施例还包括确定该断言中的至少一个变量。测试独立于该逻辑程序和模拟程序的该断言。在这个非限制性例子中，测试该断言包括用至少一个变量的至少一个值测试该断言，和确定该断言的至少一次违反。

本领域的普通技术人员在阅读了如下参照附图的详细说明之后可以更加明了所披露的其它系统、方法、特征和优点。且意图使所有这样的附加系统、方法、特征和优点都包括在本说明书内和所披露的范围之内。

附图说明

通过参照如下附图可以更好地了解本说明书的许多方面。附图中的部件不必按比例画出，而是着重于清楚地例示所披露的原理。此外，在附图中，相同的标号自始至终表示相应的部分。

图1是例示可以利用编程语言实现的示范性数字逻辑的功能图；

图2是例示可能包括可以描述如图1所示的逻辑的编程语言的客户机设备的示范性部件的功能图；

图3是可以用于实现如图1所示的逻辑的示范性VHDL程序的屏幕瞬像；

图4是带有可以用于确定VHDL程序是否是如图1所示的逻辑的精确表示的断言的示范性VHDL程序的屏幕瞬像；

图5是如图4所示的程序的示范性测试序列的屏幕瞬像；

图6是测试如图4所示的断言的示范性技术的屏幕瞬像；

图7是确定如图4所示的断言的运行的示范性逻辑的屏幕瞬像；

图8是人工测试可以插入如图4所示的VHDL程序中的断言的示范性逻辑的屏幕瞬像；