[发明专利]采样电路与采样方法

说明书

技术领域

本发明与数据采样技术有关，尤指一种藉由比较所读回的数据来动态校正采样信号(通常为一频率)，以正确采样该数据的采样电路与其采样方法。

背景技术

一般在数字电路中都会提供一采样信号(通常为一频率)来作为采样数据时的参考基准，例如在双倍数据速率动态存取存储器(DDR DRAM)中，存在有数据信号(data signal)、以及数据采样信号(data strobe signal)，其中数据采样信号的上升沿(rising edge)以及下降沿(falling edge)在理想情况下需位于数据信号的数据有效区间内，如此一来系统才能正确的采样出输入数据的位值。

在现有技术中，通常在系统刚开始运作时数据采样电路会先进入一测试模式，并借着读取一串已知的位流(known bit stream)来检测数据采样信号是否能够正确的采样出数据信号，并定出一最佳的数据采样信号。但是在电路中随着操作时间的增加，各种环境因素(例如温度)也会随着改变，这些改变会让数据采样信号与数据信号间的相位关系发生变化，使得采样出的数据信号的位值可能发生错误。现有技术通常选择忽略这个问题，或者在系统开始运作一段时间后再度进入测试模式并读取已知的位流来进行校正。用来测试的位流若太少则在统计上无法代表有意义的长期趋势(long termtrend)，因为可能会受到噪声的干扰；若位流太长或测试频率太频繁又会浪费系统的带宽而影响正常操作模式下的工作。

发明内容

所以本发明提供一种藉由比较所读回的数据来动态校正采样信号(通常为一频率)，以正确采样该数据的采样电路与其采样方法，如此一来便不需停止系统正在进行中的工作而进入测试模式来校正该采样信号，以解决上述问题。

依据本发明的实施例，其提供了一种采样电路。该采样电路包括：一延迟控制单元用来将一采样信号延迟一第一延迟量以产生一第一延迟信号以及延迟一第二延迟量以产生一第二延迟信号；一第一采样单元，耦接该延迟控制单元，用来依据该第一延迟信号来采样一输入数据以得到一第一采样值，该第一采样单元用来产生该输出数据；一第二采样单元，耦接该延迟控制单元，用来依据该第二延迟信号来采样该输入数据以得到一第二采样值；以及一处理单元，耦接该延迟控制单元与该第一、第二采样单元，用来根据该第一、第二采样值控制该延迟控制单元至少调整该第一延迟量以校正该第一延迟信号。

依据本发明的实施例，其还提供了一种采样方法。该采样方法包括：将一采样信号延迟一第一延迟量以产生一第一延迟信号；将该采样信号延迟一第二延迟量以产生一第二延迟信号；依据该第一延迟信号来采样一输入数据以得到一第一采样值，该第一采样单元用来产生该输出数据；依据该第二延迟信号来采样该输入数据以得到一第二采样值；根据该第一、第二采样值来至少调整该第一延迟量以校正该第一延迟信号。

依据本发明的实施例，其又提供了一种用于一存储器的采样方法，其包括产生一数据信号；产生一数据采样信号；以一第一延迟量延迟该数据采样信号，以产生一第一延迟信号；以一第二延迟量延迟该数据采样信号，以产生一第二延迟信号；利用该第一延迟信号对该数据信号进行采样，以产生一第一采样值；利用该第二延迟信号对该数据信号进行采样，以产生一第二采样值；对该第一采样值及该第二采样值进行一第一比较；以及依据该第一比较的结果，调整该第一延迟量。

附图说明

图1为本发明采样电路之一较佳实施例的框图。

图2(a)至(d)为输入数据D_in、第一延迟信号S_D1、第二延迟信号S_D2以及第三延迟信号S_D3的波形与第一采样值D_out、第二采样值D₂以及第三采样值D₃间的关系示意图。

图3为输入数据D_in、第一延迟信号S_D1以及第三延迟信号S_D3的波形与第一采样值D_out以及第三采样值D₃间的关系示意图。

主要组件的附图标号说明

100  采样电路

110  延迟控制单元

120、130、140 采样单元

150  处理单元

160  移位寄存器

170  延迟链

180  计数器

190、195  比较器

200  动态随机存取存储器

具体实施方式