[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及采用凸点的芯片尺寸封装所适用的半导体器件制造方法。

背景技术

已经提出了各种类型的半导体芯片的封装结构。例如，伴随着封装件的小型化，已经提出了称为“芯片尺寸封装件”的结构。在“芯片尺寸封装件”结构中，在半导体芯片的器件形成表面的钝化层(保护层)上形成再配线(即，用于封装的配线)。

在上述芯片尺寸封装件中，提出了下面的方法(例如，参见专利文献JP-A-9-64049)：即，例如通过使用接合线在半导体芯片的电极片上形成凸点，形成与这些凸点连接的再配线，从而形成封装件(半导体器件)。

然而，在与上述专利文献(JP-A-9-64049)相关的方法中，在形成与由焊接线形成的凸点连接的再配线的情况下，存在这样的问题，即需要使凸点的高度齐平。

例如，通过以下方式形成由接合线制成的凸点：例如使用接合装置将接合线与电极片连接，并且在以连续方式连接操作之后切断接合线。

因此，对于由上述接合线制成的凸点，距离形成凸点的表面(电极片)的高度发生变化。如果保持这种情况，那么将难以形成与凸点连接的再配线。因此，需要这样的步骤，即用来在这些凸点上施加预定重量，以使这些凸点平坦化的步骤。

通常以晶片级进行(在将芯片切割成单独的块之前)凸点的上述平坦化操作。然而，例如，对于构成当前主要晶片尺寸、直径为300mm的晶片来说，当使这种晶片中形成的大量上述凸点平坦化时，存在另一个问题，即这些凸点在平坦化之后的高度变化增加。

例如，如果这些凸点的高度变化增加，那么凸点和与这些凸点连接的再配线之间的连接状态会发生变化。因此，存在另一个问题，即半导体器件(封装件)的可靠性降低。

此外，在与上述专利文献(JP-A-9-64049)相关的方法中，因为形成绝缘层来覆盖凸点，所以需要对绝缘层进行抛光以便露出凸点的抛光步骤。此外，为了在该抛光步骤之后形成再配线，例如，当使用非电解电镀法时，需要进行使绝缘层的表面粗化的处理操作(所谓“去污工序”)，从而形成电镀层的处理操作变得复杂。因此，这会导致半导体器件(封装件)制造方面的成本增加。

虽然可以通过使用溅射法、CVD(化学汽相沉积)法等方法形成导电层，但是这些方法必然需要昂贵的具有真空室的膜形成设备。因此，这些方法会导致半导体器件制造方法的成本较高，而不能实际使用。

因此，本发明的一致目的是提供新颖、实用、能够解决上述问题的制造半导体器件的方法。

本发明的具体目的是提供能够以低成本制造高可靠性半导体器件的半导体器件的制造方法。

发明内容

为了解决上述问题，根据本发明的第一方面，提供了一种半导体芯片的制造方法，该方法包括：

第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；

第二步骤，其在堆叠于所述基板上的叠层用基板中形成导通孔，并且将导电膏填入所述导通孔，在所述叠层用基板的第一主表面上形成有导电层，所述导通孔从所述叠层用基板的第二主表面到达所述导电层；

第三步骤，其通过绝缘层将所述叠层用基板附着到所述基板上，并且通过所述导电膏连接所述导电层与所述凸点；以及

第四步骤，其将所述基板分割成单独的块，

其中，所述凸点穿透所述绝缘层。

此外，为了解决上述问题，根据本发明的第二方面，提供了一种半导体芯片的制造方法，该方法包括：

第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；

第二步骤，其在堆叠于基板的导电层上形成由导电膏制成的连接图案；

第三步骤，其通过绝缘层将所述导电层附着到所述基板上，并且通过所述连接图案连接所述导电层与所述凸点；以及

第四步骤，其将所述基板分割成单独的块，

其中，所述凸点穿透所述绝缘层。

此外，为了解决上述问题，根据本发明的第三方面，提供了一种半导体芯片的制造方法，该方法包括：

第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；

第二步骤，其使所述凸点的末端部分与由导电膏制成的层接触，从而将所述导电膏转移到所述末端部分上；

第三步骤，其通过绝缘层将堆叠在所述基板上的导电层附着到所述基板上，并且通过所述连接图案连接所述导电层与所述凸点；以及

第四步骤，其将所述基板分割成单独的块，

其中，所述凸点穿透所述绝缘层。