[发明专利]半导体集成器件和该半导体集成器件的制造方法

说明书

技术领域

本发明涉及半导体集成器件及其制造领域。本发明尤其涉及晶体管设计领域，如MOSFET(金属氧化物半导体场效应晶体管)。

背景技术

在半导体集成器件及其制造领域中，集成电路形成在衬底上，该集成电路包括多个开关元件(如晶体管)。集成晶体管通常是场效应晶体管(如金属氧化物半导体场效应晶体管)，并且可以特定地形成为具有在衬底表面的不同侧向位置设置的两个源/漏区域的平面晶体管。

通常，在形成晶体管之前，在衬底中形成掺杂阱，以向nMOS晶体管或pMOS晶体管或其组合提供掺杂的衬底区域，用于在相对掺杂剂类型的掺杂阱中形成包括nMOS晶体管和pMOS晶体管的CMOS电路。各种晶体管被设置在相对掺杂剂类型的掺杂阱中，其是n掺杂剂类型(如砷或磷)和p掺杂剂类型(如硼)中的一种。

通常，MOSFET晶体管的源/漏电极由包括已被注入或已被引入到衬底中的掺杂剂的掺杂剂扩散区域形成。通常，穿过衬底表面将掺杂剂注入到与掺杂剂的最大注入能量相对应的深度。接着，可执行随后的热处理以便以可控的方式在衬底中扩散掺杂剂。在任意一种情况下都形成掺杂剂扩散区域。源/漏电极包括重掺杂的主掺杂剂注入区域，其具有大约每立方厘米10¹⁸至10²¹个掺杂剂原子的掺杂剂浓度。当然，根据小型化的发展和晶体管性能的改进，源/漏掺杂剂浓度的典型范围可以随着将来技术的改变而变化。然而，典型地，在源/漏扩散区域中获得晶体管(认为在包括晶体管的衬底区域中)的最重掺杂剂浓度。

通常，源/漏扩散区域包括相互重叠的两个或者多个掺杂剂注入区域，每个掺杂剂注入区域被单独地注入。多个注入步骤用于在衬底中，尤其是在深度增加的方向(垂直于衬底表面)上以及在平行于衬底表面方向(沿着从晶体管沟道区域开始距离增加的x方向)上形成更复杂的掺杂剂浓度分布(concentration profile)。例如，可以在沟道区域和各个源/漏扩散区域(或其主掺杂剂注入区域)之间的距离范围内提供如LDD区域(轻微掺杂的漏区)的延伸区域，以降低在沟道区域相对侧面上的两个源/漏区域间产生的电场强度。具体地，在较高电压下运行的晶体管包括至少一个大的侧向尺寸的延伸区域。然而，存储器阵列中的晶体管(如存储单元的选择晶体管)通常也包括沟道区域和两个源/漏区域之间的LDD区域。然而，随着对小型化需求的增加，一种降低晶体管宽度和每个晶体管所需的衬底面积的方法是省略LDD区域并且在更接近于沟道区域处布置主掺杂剂注入区域(在该应用中，其识别任意源/漏扩散区域的必要的、重掺杂的注入区域)。在这种情况下，需要高度注意，从而不损害晶体管的短沟道特性或其它特性。在没形成有任何LDD区域或延伸区域的源/漏扩散区域(也被称作结)被称作“硬结”。在硬结的情况下，仅可以应用降低的热预算，以防止对晶体管性能的有害影响。

然而，延伸区域典型地用于沿着侧向降低掺杂剂浓度的侧向斜率，更进一步地用于影响与衬底表面垂直的方向上(即，在衬底深度增加的方向上)的掺杂剂浓度的分布。更具体地，因为通过衬底表面被接触到的源/漏区域通常是由肖特基接触进行接触的，所以可减小肖特基电阻。特别是，将连接至位线(通过位线接触部)的那些源/漏电极必须沿导电路径与低电阻接触。因此，可以得到将浅接触注入掺杂剂提供到衬底中，从而形成具有比主掺杂剂注入区域深度小的衬底深度的浅接触注入区域。因此，增加接近衬底表面的总掺杂剂浓度。此外，在暴露的衬底表面上可形成硅化物层，以降低肖特基接触电阻。

由于浅接触注入区域的额外注入，靠近衬底表面的掺杂剂浓度相当高。掺杂剂颗粒(注入的掺杂剂原子)使半导体衬底的单晶晶格产生瑕疵。因此，在靠近通过其注入掺杂剂的暴露的衬底表面区域内，衬底可被局部转化成非晶衬底材料。这种大大地降低电导率的非晶化效果可以通过随后的热退火步骤进行补偿，该热退火步骤在暴露的衬底表面和接近暴露的衬底表面对衬底材料进行再结晶。然而，晶格中的一些瑕疵可能仍被保留。

这种瑕疵产生相应的源/漏扩散区域和衬底(即，包括在衬底中以及嵌入晶体管的掺杂阱)之间的漏电流。更具体地，因为高度掺杂的主掺杂剂注入区域基本上构成相应的源/漏电极并且向比浅接触注入区域深的衬底中延伸，所以衬底中出现寄生pn结或pn二极管。由这种pn结引起的漏电流尤其影响读出包括选择晶体管的存储单元中存储的数字信息的性能。因此，特别在选择晶体管情况下，必须最小化寄生pn结和由此引起的漏电流。