[发明专利]用于集成半导体结构的制造方法

说明书

技术领域

本发明涉及用于集成半导体结构的制造方法。

背景技术

虽然原理上适用于任何集成半导体结构，但是下文中的发明以及要解决的问题将关于硅技术中的集成DRAM存储电路来进行解释，所述的集成DRAM存储电路尺寸小至远低于100nm级别(generation)并且提出了更大的挑战。

动态随机存取存储器(DRAM)的存储单元通常包括储能电容器(存储电容器)以及与储能电容器连接的存取晶体管，其中，该储能电容器用于储存代表待被储存的信息的电荷。存取晶体管包括源极/漏极区域、连接源极/漏极区域的沟道、以及控制源极/漏极区域之间电流流动的栅电极。晶体管通常至少部分地形成在半导体基板上。栅电极形成字线的一部分并且通过栅极绝缘体与沟道电绝缘。通过经由相应字线来访问存取晶体管，读取或编程储存在储能电容器中的信息。具体地，经由位线接点将信息读取到相应的位线。

在目前所使用的DRAM存储单元中，储能电容器可被实现为沟道式电容器，其中，两个电容器电极被布置于在基板中沿垂直于基板表面的方向延伸的槽(trench)中。根据DRAM存储单元的另一实施方式，电荷储存在形成于基板表面上方的叠置电容器(叠层电容器)中。

存储装置通常包括存储单元阵列和外围器件区域。通常，存储装置的外围器件区域包括用于访问存储单元以及用于感测和处理从各存储单元接收到的信号的电路。通常，外围部分与各存储单元形成在同一半导体基板上。因此，非常希望能够具有可靠的制造工艺，通过该制造工艺，可以高生产率地同时且可靠地形成存储装置的单元阵列和外围部件。

公开内容全部结合于此作为参考的美国文献7,034,408B1公开了存储装置以及制造存储装置的方法。

具体地，公知方法包括以下步骤：通过提供存取晶体管来形成存储单元，其中，每个存取晶体管包括第一和第二源极/漏极区域、布置在第一与第二源极/漏极区域之间的沟道、以及与沟道电绝缘且适于控制沟道的导电性的栅电极，所述的存取晶体管至少部分地形成在包括表面的半导体基板中，并且通过提供用于储存信息的储存元件使得每个储存元件适于被存取晶体管之一所存取；提供沿基板在第一方向上延伸的位线，所述位线经由位线接点连接至存取晶体管的第一源极/漏极区域；提供沿基板在第二方向上延伸的字线，所述第二方向与所述第一方向相交；以及提供外围电路，所述外围电路包括至少一个外围晶体管、外围沟道、和外围栅电极，其中，所述外围晶体管包括第一和第二外围源极/漏极区域，所述外围沟道连接第一和第二外围源极/漏极区域，所述外围栅电极控制外围沟道的导电性，存取晶体管的栅电极形成一个字线的一部分，外围电路与字线和位线连接，其中，字线的顶表面设置在基板表面的下方，并且外围栅电极和包括位线接点的位线通过形成层堆叠来形成，该层堆叠包括位于基板表面上的至少一层以覆盖存储单元和外围电路，并且随后对该层堆叠进行图案化以形成位线和外围栅电极。

制造存储装置的公知方法所具有的问题是，用于字线的特定金属(诸如TiN、TaN、W等等)对于高温处理步骤非常敏感，特别是温度通常在800℃以上的氧化处理步骤。因此，支持或外围器件的栅极氧化也可不利地氧化字线的金属。

另一方面，一个难以实现的任务是，在字线金属沉积之前的工艺步骤(process sequence)的开始阶段提供高温处理步骤，同时不会使工艺步骤产生更多麻烦并且不会对用于存储单元阵列和外围器件的多个同时进行的处理步骤放松要求。

发明内容

根据如权利要求1所要求保护的本发明，用于集成半导体结构的制造方法包括以下步骤：在外围器件区域中形成外围电路，所述外围电路包括至少部分地形成在所述半导体基板上并具有在第一高温处理步骤中形成的第一栅极绝缘体的外围晶体管；在存储单元区域中形成多个存储单元，每个所述存储单元包括存取晶体管，所述存取晶体管至少部分地形成在半导体基板上并具有第二栅极绝缘体，该第二栅极绝缘体在第二高温处理步骤中形成并具有金属栅极导体，其中，所述第一和第二高温处理步骤在形成所述金属栅极导体的步骤之前进行。

本发明的潜在方法是，在字线形成之前和字线形成之后，将支持或外围器件处理分为多个部分，同时保持存储单元和外围器件区域的许多同时的处理步骤。

优选实施例在各从属权利要求中列出。

根据一个实施例，所述第一高温处理步骤在所述第二高温处理步骤之前执行。