[发明专利]电路板及其制造方法

说明书

相关申请交叉参考

本申请要求于2006年10月25日在韩国知识产权局提交的第10-2006-0104203号韩国专利申请的权益，其公开的内容全部结合于此以供参考。

技术领域

本发明涉及一种电路板及一种制造电路板的方法。

背景技术

随着电子产品朝向日趋微型化、轻薄化、高密度化、以及封装化发展的趋势，从而电路板同样经历着图案微细化以及产品微型化和封装化的趋势。因此，随着为了在多层印刷电路板上形成微细图案以及提高可靠性和设计密度的需要而发生的原材料的变化，出现了朝向集成电路的组成层的变化。组件也经历从DIP(插装型封装)型到SMT(表面贴装)型的改变，从而安装密度也正在提高。

适应电路日益复杂化以及高密度和微细导线电路的需要，不断提出不同样式的多层电路板。但是，用于制造多层电路板的传统工艺可包括复杂的过程，以及例如因为离子移动等原因，要求相邻电路之间有最小节距，从而局限了微细导线电路图案的形成。

并且，多层电路板可能具有高厚度，这使得很困难制造出薄板，同时在电路和板之间的连接部分可能出现下陷，造成电路从板上剥落。

发明内容

本发明的一方面是提供一种电路板和一种制造该电路板的方法，其中，在不增加绝缘体数量的情况下，形成双层电路图案(一个电路图案埋在绝缘体中而一个电路图案形成在外层上)，以提供高密度的电路图案。

并且，本发明的另一方面是提供一种电路板和一种制造该电路板的方法，其中，在埋在绝缘体中的电路图案和形成在外层上的电路图案之间形成高度差，以减小相邻电路间的节距并因此形成高密度的微细导线电路图案。

本发明的一个方面提供了一种制造电路板的方法，该方法包括：在堆叠于载体上的晶种层上形成导电凸版图案(conductiverelievo pattern)，其中与第一电路图案相一致的导电凸版图案包括依次堆叠的第一镀覆层、第一金属层和第二镀覆层；将载体和绝缘体堆叠并压在一起，使得载体的其上形成有导电凸版图案的表面面向绝缘体；通过去除载体将导电凸版图案转录入绝缘体中；在绝缘体的其上转录有导电凸版图案的表面上形成导电图案，其中与第二电路图案相一致的导电图案包括依次堆叠的第三镀覆层和第二金属层；去除第一镀覆层和晶种层；以及去除第一金属层和第二金属层。

第一镀覆层、第二镀覆层和第三镀覆层可以由与晶种层一样的金属材料形成，而第一金属层和第二金属层可以由与晶种层不同的金属材料形成。在这种情况下，晶种层可以包含铜(Cu)，并且第一金属层和第二金属层可以包含锡(Sn)和镍(Ni)中的至少一种或多种。

形成导电凸版图案可包括：通过在晶种层上选择性地形成镀覆抗蚀层(plating resist)形成与第一电路图案相对应的凹版图案(intaglio pattem)；通过分别实施电镀，在凹版图案中依次堆叠第一镀覆层、第一金属层和第二镀覆层；以及去除镀覆抗蚀层。

载体可以是金属板，在种情况下，可以通过蚀刻金属板的方式来完成转录。

形成导电图案可包括：通过在绝缘体表面上选择性地形成镀覆抗蚀层形成与第二电路图案相对应的凹版图案；通过分别实施电镀在凹版图案中依次堆叠第三镀覆层和第二金属层；以及去除镀覆抗蚀层。

在一些实施例中，形成导电凸版图案可包括在两个载体的每个晶种层上形成导电凸版图案，堆叠和压紧可包括将两个载体堆叠和压紧在绝缘体的任一表面上，使得每个载体的其上形成有导电凸版图案的表面面向绝缘体，转录可包括去除两个载体，以及形成导电图案可包括在绝缘体的任一表面上形成导电图案。

制造电路板的方法，在绝缘体任一表面上形成导电图案之前，然后可进一步包括，在绝缘体中形成导孔(via hole)并且在该导孔中形成晶种层，以及在形成导电图案之后还可进一步包括，在绝缘体上选择性地施加阻焊层。

本发明的另一个方面提供一种电路板，该电路板包括：绝缘体，包括沟槽；第一电路图案，被形成为掩埋沟槽的一部分；以及第二电路图案，形成在绝缘体的其中形成有沟槽的表面上。

第一电路图案和第二电路图案可以形成在绝缘体的两个表面上。

电路板可包括用于电连接形成在绝缘体的任一表面上的第一电路图案的过孔(via)。

在某些情况下，第二电路图案的一部分可以形成得与第一电路图案的一部分重叠。

本发明的其它方面和优点将在以下描述中部分地阐述，并且部分地将从该描述中变得显而易见，或者可以通过实施本发明来理解。

附图说明

图1是根据本发明实施例的电路板的剖切示意图。