[发明专利]半导体器件和存储器

说明书

技术领域

本发明涉及一种半导体器件和存储器，其中安装了降压电路，用于生成低于电源电压的电压。

背景技术

DRAM通常都包括字(等等)驱动厚膜型晶体管和逻辑部(等等)驱动薄膜型晶体管。可以使用例如，以2.5V等级的电压来启动该薄膜型晶体管，同时可以使用例如以3.3V等级的电压来启动该厚膜型晶体管。但是，从降低功耗的角度看来，可以使用例如以1.8V等级的电压来操作存储单元。因此，需要有一个降压电路，用于将电源电位VDD0降至例如1.8V(参见日本未审专利申请No.2000-149565)。

图18为传统存储器以及在其外围构造的降压电路。如图18中所示，降压电路单元110包括电源端111，用于提供外部系统电源VDD0，例如3.3V，以及降压电路112，113。提供未改变的该电源电位VDD0至I/O接口31等。另外，通过将外部电源DVV0降至例如2.5V而得到的下降电压V1被提供给外围逻辑电路。该降压电路单元110包括用于此目的的降压电路112。该降压电路112从电源电位VDD0中生成下降电压V1。另外，甚至将更低的下降电压V2，例如1.8V提供给存储单元。该降压电路单元110包括用于此目的的降压电路113。该降压电路113从电源电位VDD0中生成下降电压V2。

同时，如在引用的日本未审专利申请No.2003-257181(Takemura等)中所述以及如图19中所示，在过驱动(overdrive)系统中，当字线被激活并且升至字线上升电压VPP之后，位线被激活，因此，高侧位线(T)被放大至阵列内部下降电压VDL，并且低侧位线(B)被放大至接地电压VSS。这时，生成过驱动启动脉冲FASAP1T，因此，在高侧位线(T)被扩展至过驱动电压VDDA之后，生成VDL读出放大器启动信号FASAP1T，用以将其稳定在阵列内部下降电压VDL。

通过提供降压电路就能够实现存储单元阵列的电源下降。但是，按照这种方式，就需要使用厚膜晶体管的降压电路来生成低于高电源电压VDD0的电压。因此，就存在与不良存储器单元阵列响应度相关的问题，进而流至电流镜的电流增加，以及存在很大的电流消耗。

另外，根据提供降压电路而实现的过驱动要求该过驱动电压被视为电源电位，并且正常电压被视为下降电压。因此，如上所述，只能利用VDD-柔性(compliant)厚膜晶体管来构造降压电路，这就如上所述导致了不良响应度，并且妨碍改进它的速度。

发明内容

在一个实施例中，半导体器件包括第一降压电路，用于生成低于电源电压的第一下降电压；以及第二降压电路，用于生成低于第一下降电压的第二下降电压。该第一降压电路的耐受电压等于或高于电源电压，并且该第二降压电路的耐受电压等于或高于第一下降电压。

在另一个实施例中，存储器包括第一降压电路，其中该第一降压电路被共用地提供给多个存储体并且从电源电压生成低于电源电压的第一下降电压；第二降压电路，其中该第二降压电路被单独地提供给每个存储体并且从第一下降电压生成低于该第一下降电压的第二下降电压；以及由该第二下降电压驱动的多个存储体。该第一降压电路的耐受电压不低于电源电压，并且该第二降压电路的耐受电压不低于该第一下降电压。

在本发明中，第二降压电路根据低于自外部提供的电源电压的第一下降电压生成第二下降电压。因此，由于它的耐受电压不低于第一下降电压，所以可以通过使用耐受电压比在电路中更低的晶体管来构造本发明，其中在该电路中，从外部提供的电源电压生成第二下降电压。也就是说，根据本发明，能够提供一种半导体器件和存储器，其中该半导体器件和存储器便于快速响应和降低功耗。

附图说明

本发明的上述和其他目标，特征和优点将会通过下面参照附图对于优选实施例的说明而变得更加清晰，其中：

图1A示出了作为本发明一个实施例的半导体器件；

图1B为第一降压电路的示意图；

图1C为第二降压电路的示意图；

图2更详细地示出了图1中的降压电路；

图3示出了第一降压电路12的具体结构；

图4示出了第二降压电路13的具体结构；

图5示出了读出放大器，存储单元以及多级降压电路；

图6示出了输入给第一降压电路和第二降压电路的各个信号波形；

图7示出了本发明实施例2的第二降压电路的具体结构；

图8示出了第二实施例的变形的第一降压电路的电路图形；

图9示出了第二实施例的变形的第一降压电路的电路图形；