[发明专利]一种半导体组件及金属氧化物半导体场效应晶体管

说明书

技术领域

本发明是有关于一种半导体组件及金属氧化物半导体场效应晶体管，且特别是有关于一种利用不连续的接触蚀刻终止层(contact etch stop layer；CESL)在晶体管或相似组件上的沟道区产生一应力的半导体组件及金属氧化物半导体场效应晶体管。

背景技术

半导体组件广泛地运用在电子产品的制造上，例如个人计算机，移动电话，以及数字音乐播放器。半导体组件一般安装在电子产品的印刷电路板上。印刷电路板具有导体，以提供电力给芯片，并在芯片与不同的输入/输出组件之间传送电子信号，例如：键盘、显示器和网络等。这类电子产品目前已十分普遍。而其受欢迎的原因在于尺寸小、携带方便且不占空间。因此，在持续上升的市场压力下，必须同时进行这些组件与产品的尺寸缩小化与容量提升。而这些也是设计者们的挑战。

半导体芯片，一般而言是指将一小片处理过的硅或其它半导体材料，其通常被封装于塑料壳体中。半导体材料是一种只有在特别情况下才具有导电性的材料，例如在施予一电流的条件下。每一小片的半导体材料的表面上，可制造出成千上万的极小电子组件，而利用这项特性的优点，以产生电子信号来操作电子器材。这些电子组件在相互联接后，形成集成电路，并通过连接线、接脚或导电凸块与外部连接。

晶体管即为此类小型电子组件的一种。晶体管基本上为一小型固态开关。图1是传统晶体管10的剖面图。晶体管10包含一栅极结构20，用来操控沟道区23附近的电流量。栅极结构20包含一栅极电极25，以介电层21与基板12绝缘。如上所述，基板12常常多以硅或其它基板材料制成。介电层21可为二氧化硅，在基板12的表面上形成。间隙壁28和29配置在栅极结构20的两侧，其组成例如是氮化硅。一接触区(contact region)26，在栅极电极25的上方形成，以提供外部一可靠的电性连接。在这个举例中，栅极电极25使用多晶(多晶硅)材料，接触区26为金属例如铜。其它材料和配置也可使用。

例如在图1中，一源极区22和漏极区24在基板12上形成，共同定义出沟道区(channel region)23。如上所述，假设在栅极电极25上，施加一适当的电压，导电流受到感应后，流经沟道区23。浅沟渠绝缘(shallow trenchisolation；STI)结构14和16防止不良的电流泄漏至基板12的其它区域。请注意，沟道电流载有包含带负(n型)或带正(p型)电荷的载子。基板、源极和漏极区的本质是由在特定晶体管中的载子种类决定。而各区本质的形成，可利用离子注入的类型或杂质的掺入做决定。

在图1中所示的晶体管10是一金属氧化物半导体场效应晶体管(metaloxide semiconductor field effect transistor；MOSFETs通常在栅极电极上使用多晶硅代替金属)。金属氧化物半导体场效应晶体管具有一n型或p型的源极和漏极区，分别称之为NMOS与PMOS半导体组件。而NMOS和PMOS组件一起组成互补型金属氧化物半导体(complementary metal oxide semiconductor；CMOS)组件。请参照图2举例。

图2是一对传统晶体管在CMOS结构的剖面图。CMOS半导体组件50包含一NMOS组件60和一PMOS组件70。在本例中，基板52为一p型基板。PMOS组件70需要一n型基板，因此在p型基板52内形成一n井53。栅极结构71在n井53上形成。PMOS组件70的栅极结构71包含一栅极电极75，以栅极介电层77与基板52绝缘。金属接触(metal contact)76配置在多晶栅极电极75上。一源极72和漏极74在n井53内形成，定义出p沟道73。同样地，栅极结构61在p型基板52上形成。NMOS组件60的栅极结构61包含一栅极电极65，以栅极介电层67与基板52隔离。金属接触66配置在多晶栅极电极65上。一源极62和漏极64在基板52内形成，定义出n沟道63。STI 55和STI 54和STI 56将NMOS组件60和PMOS组件70与其它组件(未显示)绝缘，且同样形成在基板52上。