[发明专利]译码器、相加－比较－选择单元和其方法

权利要求书

1.一种相加-比较-选择单元，产生具有一第一位对和一最大有效位对的第一路径值，其中每个位对以冗余数表示，具有一高位和一低位，其特征在于，上述相加-比较-选择单元包括：

一第一相加-比较-选择电路，产生上述第一路径值的上述第一位对以及第一进位值；

一限制电路，耦接上述第一相加-比较-选择电路，根据上述第一进位值产生上述第一路径值的上述最大有效位对，以及限制上述第一路径值的上述最大有效位对在一第一预定值；

一最大有效位对最大值选择单元，耦接上述限制电路以及另一个相加-比较-选择单元，从上述另一个相加-比较-选择单元接收第二路径值的最大有效位对，以及比较上述第一路径值以及上述第二路径值的上述最大有效位对用以根据最大似然选择方法来判定最大有效位对决定信号；

一最大有效位对储存单元，耦接上述最大有效位对最大值选择单元，储存上述第一路径值的上述最大有效位对做为先前第一路径值；以及

一重置单元，耦接上述最大有效位对最大值选择单元以及上述最大有效位对储存单元，当上述第一路径值以及上述第二路径值的上述最大有效位对的高位到达上述第一预定值时，重置上述第一路径值的上述最大有效位对到一第二预定值。

2.根据权利要求1所述的相加-比较-选择单元，其特征在于，上述限制电路包括：

一第一OR门，耦接上述第一相加-比较-选择电路和上述最大有效位对储存单元，将上述第一进位值和上述先前第一路径值的上述最大有效位对的上述低位进行OR操作，用以产生上述第一路径值的上述最大有效位对的上述低位；

一第一AND门，耦接上述第一相加-比较-选择电路和上述最大有效位对储存单元，将上述第一进位值和上述先前第一路径值的上述最大有效位对的上述低位进行AND操作，用以产生一第一AND输出；

一第二OR门，耦接上述第一AND门和上述最大有效位对储存单元，将上述第一AND输出和上述先前第一路径值的上述最大有效位对的上述高位进行OR操作，用以提供一第二OR输出；以及

一第二AND门，耦接上述第一OR门和上述最大有效位对储存单元，接收上述第二OR输出用以产生并且限制上述第一路径值的上述最大有效位对的上述高位。

3.根据权利要求2所述的相加-比较-选择单元，其特征在于，上述重置单元包括：

一第三AND门，耦接其他相加-比较-选择单元和上述最大有效位对储存单元，将上述先前第一路径值和上述第二路径值的上述最大有效位对的上述高位进行AND操作，用以产生一第三AND输出；

上述第二OR门，耦接上述第一AND门和上述最大有效位对储存单元，接收上述第一路径值的上述最大有效位对用以提供一第二OR输出；以及

上述第二AND门，耦接上述第三AND门和上述第二OR门，将上述第三AND输出和上述第二OR输出进行AND操作，用以重置上述第一路径值的上述最大有效位对的上述高位。