[发明专利]译码器、相加－比较－选择单元和其方法

说明书

技术领域

本发明是有关于通讯系统内的译码器，尤指译码器内的相加-比较-选择(Add-Compare-Select，ACS)单元和其方法。

背景技术

数字通讯系统通常使用卷积编码(convolutional encoding)在传送数据时来降低噪声和干扰。卷积编码的数据可由接收器内的卷积译码器复原。维特比(Viterbi)译码器是一种已知译码器，用于达到译码卷积编码的最大似然(maximum likelihood)，利用从多个可能的编码序列中选择出一种编码序列来译码接收到的数据。相加-比较-选择单元是维特比译码器中的主要动作元件。相加-比较-选择单元比较所有可能的编码序列的机率来决定一种最可能的序列。卷积译码器可以使用通道运行管理(pipeline)、预先查找(look-ahead)以及平行运作(parallelism)的技术来加强运算速度、电路大小以及制造成本。

有鉴于此，本发明提出一相加-比较-选择单元和其方法，能够使用通道运行管理、预先查找以及平行运作的技术来最小化电路大小而不会降低电路效能。

发明内容

本发明提出一种相加-比较-选择(Add-Compare-Select，ACS)单元，产生具有一第一位对(bit-pair)和一最大有效位对(Most Significant Bit-pair，MSB)的第一路径值(pathmetrics)，其中每个位对以冗余数(redundant number)表示，具有一高位和一低位，上述ACS单元包括第一ACS电路、限制电路、MSB最大值选择单元、MSB储存单元以及重置单元。该第一ACS电路，产生上述第一路径值的上述第一位对以及第一进位值(carry)。该限制电路，耦接上述第一ACS电路，根据上述第一进位值产生上述第一路径值的上述MSB，以及限制上述第一路径值的上述MSB在一第一预定值。该MSB最大值选择单元，耦接上述限制电路以及另一个ACS单元，从上述另一个ACS单元接收第二路径值的MSB，以及比较上述第一以及第二路径值的上述MSB用以根据最大似然选择方法(maximum likelihoodselection)来判定MSB决定信号。该MSB储存单元，耦接上述MSB最大值选择单元，储存上述第一路径值的上述MSB做为先前第一路径值。该重置单元，耦接上述MSB最大值选择单元以及上述MSB储存单元，当上述第一以及第二路径值的上述MSB的高位到达上述第一预定值时，重置上述第一路径值的上述MSB到一第二预定值。

此外，本发明另提出一种译码器，包括分支值单元、相加-比较-选择单元以及存活值单元。该分支值单元从输入数据计算分支值。该相加-比较-选择单元，耦接上述分支值单元，接收该分支值和从一第二相加-比较-选择单元而来的第二路径值用以产生具有一第一位对和一最大有效位对的第一路径值以及一存活值(survivor metrics)，其中每个位对以冗余数表示，具有一高位和一低位，该相加-比较-选择单元包括第一ACS电路以及MSB ACS电路。该第一ACS电路产生上述第一路径值的上述第一位对、第一进位以及上述存活值。该最大有效位对电路包括限制电路、MSB最大值选择单元、MSB储存单元以及重置单元。该限制电路，耦接上述第一ACS电路，根据上述第一进位值产生上述第一路径值的上述MSB，以及限制上述第一路径值的上述MSB在一第一预定值。该MSB最大值选择单元，耦接上述限制电路以及另一个ACS单元，从上述另一个ACS单元接收第二路径值的MSB，以及比较上述第一以及第二路径值的上述MSB用以根据最大似然选择方法(maximum likelihoodselection)来判定MSB决定信号。该MSB储存单元，耦接上述MSB最大值选择单元，储存上述第一路径值的上述MSB做为先前第一路径值。该重置单元，耦接上述MSB最大值选择单元以及上述MSB储存单元，当上述第一以及第二路径值的上述MSB的高位到达上述第一预定值时，重置上述第一路径值的上述MSB到一第二预定值。该存活值单元，耦接上述ACS单元，回溯(tracing back)上述存活路径值用以译码上述输入数据。