[发明专利]电容电路无效
申请号: | 200710166778.X | 申请日: | 2007-11-19 |
公开(公告)号: | CN101309073A | 公开(公告)日: | 2008-11-19 |
发明(设计)人: | 詹归娣;王守琮 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03H5/12 | 分类号: | H03H5/12;H03H11/48 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 任默闻 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容 电路 | ||
技术领域
本发明是关于一种电容电路,且特别是一种具有线性电容值的高密度电容电路。
背景技术
许多无线通讯装置,如移动电话都需具备模拟及数字信号处理功能,所以移动电话的收发端均需具备模拟及数字混合信号的处理功能。而混合信号设备使用模拟及数字电路以进行模拟及数字处理时,电容是最重要的组件之一,其中电容值的电压系数更是决定电容运作效能的关键参数。
利用现有技术的数字互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)工艺制造电容的综合方法,不仅增加复杂度还会产生额外的成本,或者制造出来的电容在足够大的偏压范围下,其电容值欠缺所要的线性值。在一对金属层之间夹着夹层电介质(interleveldielectric)的金属电容已逐渐开发研究。此金属电容的制造已完全整合到现存工艺的末端,利用现存金属及氧化沉淀工艺可用来产生金属电容。然而,现存金属构造结合厚实的夹层电介质的工艺仅能制造大面积但不精确的电容。所以其它金属电容已经改用钽(Ta)或者氮钽化合物金属层(TaN),但是钽或氮钽化合物的电容需导入更多的沉积以及光罩程序而增加工艺的成本。因此,找出一种可经由现存标准CMOS工艺,无需付出额外成本即可制造的可靠、线性的电容电路是刻不容缓的。
发明内容
为解决上述无法在不付出额外成本的情况下制造可达到所要的可靠度与线性度电容值的电容电路的问题,本发明提出一种电容电路,既可在操作电压上提供线性动态电容及稳定电容值,又不需要额外的成本。
本发明提供的一种技术方案为:提供一种电容电路,包含第一电容、第二电容、第三电容、第四电容、第一压差产生器以及第二压差产生器。第一电容包含耦接至第一节点的正压端及耦接至第二节点的负压端。第二电容包含耦接至第一节点的负压端及耦接至第二节点的正压端。第三电容包含耦接至第一节点的正压端及耦接至第三节点的负压端。第四电容包含耦接至第一节点的负压端及耦接至第三节点的正压端。第一压差产生器耦接第二节点及第四节点,用来在第二节点及第四节点间提供第一压差。第二压差产生器耦接第四节点及第三节点,用来在第四节点及第三节点间提供第二压差。
本发明提供的另一种技术方案为:提供一种电容电路,包含第一电容组、第二电容组、第三电容组、第四电容组。第一电容组耦接于第一节点及第二节点,第二电容组耦接于第一节点及第三节点,第三电容组耦接第一节点及第四节点,第四电容组耦接第一节点及第五节点,其中每一电容组皆包含第一电容、第二电容、第一端及第二端,而第一电容包含耦接至第一端的正压端及耦接至第二端的负压端,第二电容包含耦接至第一端的负压端及耦接至第二端的正压端,每一电容组分别经由第一端及第二端与对应的节点相耦接。电容电路更包含第一压差产生器、第二压差产生器、第三压差产生器、第四压差产生器。第一压差产生器耦接于第三节点及第六节点,第二压差产生器耦接于第二节点及第六节点,第三压差产生器耦接于第六节点及第四节点,第四压差产生器耦接于第六节点及第五节点,其中每一压差产生器皆包含第一端及第二端,每一压差产生器皆在第一端及第二端间提供对应压差,且皆经由第一端以及第二端与对应的节点相耦接。
本发明提供的又一种技术方案为:提供一种电容电路,包含多个电容组以及多个压差产生器。每一电容组皆包含第一电容、第二电容、第一端及第二端,第一电容包含耦接至第一端的正压端及耦接至第二端的负压端,第二电容包含耦接至第一端的负压端及耦接至第二端的正压端,每一电容组分别经由电容组的第一端耦接至第一节点。每一压差产生器皆耦接于第二节点以及多个电容组中的一电容组的第二端,且在第二节点以及多个电容组中的一电容组之间提供对应压差。
本发明提供的电容电路通过一个以上的电容组及压差产生器提供电压转换,以保持在操作电压范围内平滑的电容值波动。可提供线性动态电容及稳定电容值,从而有效地提高电容的运作效能,并且其制造不需要额外的成本。
附图说明
图1是本发明的第一实施方式的电容电路示意图。
图2是单一电容的电容值与操作电压的关系图。
图3A-3C分别是单一电容在未耦接电压差、耦接+ΔV压差以及-ΔV压差时的示意图。
图4是本发明第二实施方式的电容电路示意图。
图5是电容值与操作电压的关系图。
图6A-6C分别是单一电容组在未耦接电压差、耦接+ΔV压差以及-ΔV压差时的示意图。
图7是本发明第三实施方式的电容电路示意图。
图8是流经压差产生器的电流不同时电压与电容关系图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710166778.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:表面安装型电子元件
- 下一篇:在数字设备中生成鉴权码的方法