[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明通常涉及半导体结构。更具体而言，本发明涉及具有增强的性能的半导体结构。

背景技术

随着半导体技术的进步，半导体器件和半导体结构的尺寸持续减小。作为半导体器件和半导体结构尺寸持续按比例减小的结果，在半导体技术中使得在持续减小尺寸的情况下制造具有持续增强的性能的半导体器件变得越来越重要。

在半导体技术中同样提供了增强的半导体器件性能的另外的趋势为在不同晶向的半导体衬底上制造半导体器件。通常，选择特定的晶向来优化电子迁移率和空穴迁移率。例如，需要在包含硅的半导体衬底上的{100}晶面上制造nFET器件以获得增强的电子迁移率，同时需要在包含硅的半导体衬底上的{110}晶面上制造pFET器件以获得增强的空穴迁移率。

使用多晶向衬底制造的半导体结构的实例为本领域所公知。

半导体器件尺寸确定会继续减小，结果需要在尺寸减小的情况下制造增强性能的半导体器件。为此，需要通过使用多晶向半导体衬底来获得优点的另外的半导体结构。

发明内容

本发明提供了具有多个晶向的半导体结构及其制造方法。同时，本发明还提供了并入了这样的半导体结构的半导体电路。

根据本发明的一种半导体结构包括具有位于其上的半导体台面的隔离衬底。所述半导体台面包括通过在其间插入的隔离区域与包括不同于第一掺杂区域的第二掺杂区域的第二端相分隔的包括所述第一掺杂区域的第一端。所述半导体结构还包括使用所述第一端的侧壁表面和顶表面作为第一沟道区域定位的第一器件。所述半导体结构还包括使用所述第二端的侧壁表面而不是顶表面作为第二沟道区域定位的第二器件。在所述半导体结构中，所述第一器件从所述半导体台面的水平顶表面晶向获益以及所述第二器件从所述半导体台面的垂直侧壁表面晶向获益。

一种根据本发明的半导体电路在其中并入了根据本发明的半导体结构。

一种根据本发明的方法包括在隔离衬底之上形成半导体台面。所述方法提供了这样的半导体台面，所述半导体台面包括通过在其间插入定位的隔离区域与包括不同于第一掺杂区域的第二掺杂区域的第二端相分隔的包括所述第一掺杂区域的第一端。根据本发明的方法还包括形成使用所述第一端的侧壁表面和顶表面作为第一沟道区域定位的第一器件。根据本发明的方法还包括形成使用所述第二端的侧壁表面而不是顶部表面作为第二沟道区域定位的第二器件。所述方法提供了所述第一器件从所述半导体台面的水平顶表面晶向获益以及所述第二器件从所述半导体台面的垂直侧壁表面晶向获益。

附图说明

根据以下优选的实施方式的说明范围理解本发明的目标、特征、优点。在形成本公开的部分材料的附图的范围中理解优选的实施方式的说明，其中：

图1至图14示出了示例了根据本发明的实施例制造半导体结构的渐进阶段的结果的一系列示意性截面和平面视图；

图15至图24示出了示例了根据本发明的另一实施例制造半导体结构的渐进阶段的结果的一系列示意性截面和平面视图；以及

图25示出了示例了并入了根据实施例的半导体结构的半导体电路版图的示意性平面视图。

具体实施方式

下面在上述附图说明的范围内更详细地说明包括半导体结构和制造半导体结构的方法以及并入该半导体结构的半导体电路的本发明。由于附图是为了示例性的目的，所以它们不必按比例绘制。

参考图1至图14，示出的为根据本发明的半导体结构的一系列截面图。本发明的该实施例包括本发明的第一实施例。图1示出了根据该实施例在其制造的早期阶段的半导体结构截面图。

图1示出了衬底10。隔离层12位于衬底10之上。半导体台面14位于隔离层12之上。沟道停止介质层16位于半导体台面(mesa)14之上。

每个前述衬底10和层12/14/16包括半导体制造领域中的常规材料并具有半导体制造领域中的常规尺寸。使用半导体制造领域中的常规方法形成每个前述衬底10和层12/14/16。

虽然半导体材料最普遍，但衬底10包括导体材料、半导体材料或介质材料。可构成衬底10的半导体材料的非限制性的实例包括硅、锗、硅锗合金、碳化硅、硅锗碳化物合金、以及化合物半导体材料。化合物半导体材料的非限制的实例包括砷化镓、砷化铟以及磷化铟半导体材料。