[发明专利]印刷线路板、用于形成线路板电极的方法、以及硬盘装置

说明书

技术领域

本发明其中一个实施例涉及一种具有要在其上采用倒装法结合半导体器件用的各电极的印刷线路板，每个电极均形成于由阻焊剂(solder resist)涂层膜所限定的线路图案的暴露部位。

背景技术

在便于携带的小尺寸的电子设备中，广泛使用通过倒装结合法将诸如裸芯片(barechip)这类半导体器件安装于设备内部的电路板上的技术。至于电路板中所用的印刷线路板，使用的是具有要用于倒装结合法的电极的印刷线路板，该印刷线路板中的各电极均形成于线路图案其中由阻焊剂涂层膜所限定的暴露部位。包覆有阻焊剂涂层膜的印刷线路板设有线路图案区域，其中有在预定方向上排列的多个线路图案暴露来形成倒装结合法用的电极形成部。需要的话，用作各电极的暴露的线路图案用诸如镍/金合金或者锡这类金属加上镀层。

这样形成的各暴露电极分别具有其短边与线宽相对应的长方形形状。因此，当IC芯片倒装结合到所设有的各电极分别呈长方形形状的印刷线路板上时，IC芯片其中呈例如球状形状的焊料凸起(solder bump)将会随电极的长方形形状变形为相应的长方形。该凸起的短边随线宽方向变形，其长边则沿线长方向拉长，从而线宽的形状相对小于(窄于)线长方向的形状。因而，焊料其线宽方向上的结合面积或沾湿扩展面积(wet-spreading area)将远远小于焊料其线长方向上的结合面积或沾湿扩展面积。换言之，IC芯片其钝化侧焊料的结合面积或沾湿扩展面积和印刷线路板其电极侧焊料的结合面积或沾湿扩展面积彼此间会有很大的差异。

总体而言，尽管IC芯片下面设有诸如孔型树脂(underfill resin)这类缓冲材料来加强结合部，但半导体器件的焊料结合部的长期结合可靠性会因坏境温度变化所造成的应力累积而降低。该应力随IC芯片的硅部和印刷线路板的树脂部两者间的热膨胀系数差异而产生。该应力的累积会导致焊料结合部出现裂纹。这种情况下，由于焊料凸起其形状在起到电极作用的线路其长度方向和宽度方向上有所不同，而且IC芯片其钝化侧焊料的结合面积或沾湿扩展面积和印刷线路板其电极侧焊料的结合面积或沾湿扩展面积彼此间有很大的差异，因而IC芯片其钝化侧的焊料凸起结合部附近相对于热应力变弱。

对于处理这样一种缺陷的技术，有一种用于形成印刷线路板的焊料盘(pad)从而焊料盘的中心部产生堆积这种技术。该项技术可应用于诸如QFP这类IC芯片包覆有模制树脂这种类型，但难以应用该技术来安装需要进行电极处理用于形成按微米级间距配置的各电极的裸芯片。举例来说，日本实开平5-28073号公报披露了这样一种技术。

如上所述，印刷电路板设有其上以倒装方式结合半导体器件的各电极。各电极形成于线路图案其中由阻焊剂涂层膜所限定的暴露部。由于IC芯片其钝化侧焊料沾湿扩展面积和印刷线路板其电极侧焊料沾湿扩展面积彼此间焊料凸起形状有所不同，因而其两者间的差异引起IC芯片的钝化膜和焊料凸起结合部附近相对于热应力变弱这种倒装结合法技术课题。

发明内容

本发明其目的在于提供一种解决由于电极形状造成焊料结合表面上焊料有所偏差这种不利，能够进行可靠的焊料结合，并提高其上面在线路图案其中由阻焊剂涂层膜所限定的暴露部形成以倒装方式结合半导体器件用的电极的印刷线路板其长期可靠性的印刷线路板。

本发明其中一个方面提供的一种印刷线路板，该印刷线路板上在线路图案其中由阻焊剂涂层膜所限定的暴露部形成有以倒装安装方式结合半导体器件用的各电极，其中各电极分别包括在线路图案的线宽方向上展开用以形成结合半导体器件的电极的扩展部。

本发明其中另一方面是一种用于形成印刷线路板电极的方法，该印刷线路板上在线路图案其中由阻焊剂涂层膜所限定的暴露部形成要以倒装安装方式结合半导体器件用的电极，该方法包括下列步骤：通过在电极处设置在线路图案的线宽方向上展开的扩展部，并通过包括扩展部，来形成半导体器件用的电极。

本发明其中另一方面是一种硬盘装置，包括记录介质；用以旋转驱动记录介质的驱动机构；用以将数据写入记录介质并从记录介质当中读出数据的磁头；用以对磁头进行位置控制的驱动机构；以及用以控制各个驱动机构的电路基板，该电路基板配置为其中包括其上安装有要进行倒装安装的半导体器件的部件安装单元，而且该部件安装单元的电极由线路图案其中由阻焊剂涂层膜所限定的暴露部形成，电极中包括在暴露部处通过在横跨所暴露的线路图案其长度方向的方向上突起所形成的扩展部。